JPH0653406A - 薄膜回路形成法 - Google Patents
薄膜回路形成法Info
- Publication number
- JPH0653406A JPH0653406A JP20076792A JP20076792A JPH0653406A JP H0653406 A JPH0653406 A JP H0653406A JP 20076792 A JP20076792 A JP 20076792A JP 20076792 A JP20076792 A JP 20076792A JP H0653406 A JPH0653406 A JP H0653406A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- inductor
- film circuit
- capacitor
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Integrated Circuits (AREA)
- Filters And Equalizers (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【目的】 半導体装置や薄膜回路製造のために用いる回
路形成方法において、工程数の少ない、信頼性の高い薄
膜回路形成法を提供するものである。 【構成】 薄膜回路を形成していく工程において、薄膜
キャパシタの誘電体膜４と、薄膜インダクタの層間絶縁
膜５を同時に成膜することにより、工程数を減らし、か
つ信頼性の高い薄膜回路を形成することが可能となる。
路形成方法において、工程数の少ない、信頼性の高い薄
膜回路形成法を提供するものである。 【構成】 薄膜回路を形成していく工程において、薄膜
キャパシタの誘電体膜４と、薄膜インダクタの層間絶縁
膜５を同時に成膜することにより、工程数を減らし、か
つ信頼性の高い薄膜回路を形成することが可能となる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置や薄膜回路
製造のために用いる回路形成法に関するものである。
製造のために用いる回路形成法に関するものである。
【０００２】
【従来の技術】近年、薄膜回路形成法の発展には著しい
ものがある。従来の技術としては、薄膜キャパシタと薄
膜インダクタを含む薄膜回路を形成する場合、薄膜イン
ダクタの端と取り出し線とは全線等のワイヤで接続され
ていた。以下図面を参照しながら、上述した薄膜回路形
成法について薄膜キャパシタの下部電極から引き出され
た導体と薄膜インダクタの端とを接続する場合について
説明する。
ものがある。従来の技術としては、薄膜キャパシタと薄
膜インダクタを含む薄膜回路を形成する場合、薄膜イン
ダクタの端と取り出し線とは全線等のワイヤで接続され
ていた。以下図面を参照しながら、上述した薄膜回路形
成法について薄膜キャパシタの下部電極から引き出され
た導体と薄膜インダクタの端とを接続する場合について
説明する。
【０００３】図２は従来の薄膜回路形成法の手順を示す
ものである。始めに基板８上に薄膜インダクタパターン
１０と薄膜キャパシタの下部電極を含む導体９が形成さ
れる。次に薄膜キャパシタの誘電体膜１１が形成され、
その誘電体膜の上に薄膜キャパシタの上部電極１２が形
成される。そして最後に薄膜インダクタパターン１０の
端と導体９がＡｕワイヤで接続される。
ものである。始めに基板８上に薄膜インダクタパターン
１０と薄膜キャパシタの下部電極を含む導体９が形成さ
れる。次に薄膜キャパシタの誘電体膜１１が形成され、
その誘電体膜の上に薄膜キャパシタの上部電極１２が形
成される。そして最後に薄膜インダクタパターン１０の
端と導体９がＡｕワイヤで接続される。
【０００４】
【発明が解決しようとする課題】しかしながら、上記の
方法による薄膜回路形成の場合、Ａｕワイヤによる接続
のための装置を必要とし、工程が長くなるという問題を
有していた。さらに、接続媒体がワイヤのため信頼性が
悪いという問題も有していた。
方法による薄膜回路形成の場合、Ａｕワイヤによる接続
のための装置を必要とし、工程が長くなるという問題を
有していた。さらに、接続媒体がワイヤのため信頼性が
悪いという問題も有していた。
【０００５】本発明は上記課題に鑑み、工程数の少な
い、信頼性の高い薄膜回路形成法を提供するものであ
る。
い、信頼性の高い薄膜回路形成法を提供するものであ
る。
【０００６】
【課題を解決するための手段】上記課題を解決するため
に、本発明の薄膜回路形成法は、薄膜キャパシタの誘電
体膜を形成する際に、薄膜インダクタの層間絶縁膜を同
一材料にて形成することを特徴とする。
に、本発明の薄膜回路形成法は、薄膜キャパシタの誘電
体膜を形成する際に、薄膜インダクタの層間絶縁膜を同
一材料にて形成することを特徴とする。
【０００７】
【作用】本発明は上記した工程によって、薄膜キャパシ
タの上部電極形成の際に、薄膜インダクタの引き出し線
パターンを形成することが可能となり、ワイヤによる接
続が不要となる。
タの上部電極形成の際に、薄膜インダクタの引き出し線
パターンを形成することが可能となり、ワイヤによる接
続が不要となる。
【０００８】
【実施例】以下、本発明の一実施例の薄膜回路形成法に
ついて、図面を参照しながら説明する。図１は、本発明
の実施例における薄膜回路形成法の手順を示すものであ
る。始めに、基板１上に薄膜インダクタパターン２と薄
膜キャパシタの下部電極を含む導体３が形成される。次
に誘電体材料を用いて、薄膜キャパシタの誘電体膜４を
形成する。
ついて、図面を参照しながら説明する。図１は、本発明
の実施例における薄膜回路形成法の手順を示すものであ
る。始めに、基板１上に薄膜インダクタパターン２と薄
膜キャパシタの下部電極を含む導体３が形成される。次
に誘電体材料を用いて、薄膜キャパシタの誘電体膜４を
形成する。
【０００９】その際、同時に薄膜インダクタの層間絶縁
膜５を形成する。最後に誘電体膜４の上に薄膜キャパシ
タの上部電極７を形成し、薄膜インダクタの層間絶縁膜
５の上に引き出し線パターン６を形成する。
膜５を形成する。最後に誘電体膜４の上に薄膜キャパシ
タの上部電極７を形成し、薄膜インダクタの層間絶縁膜
５の上に引き出し線パターン６を形成する。
【００１０】以上のような手順による薄膜回路形成法に
ついて、基板としてアルミナ基板，電極・導体パターン
としてＡｕ／ＮｉＣｒ薄膜、誘電体として酸化タンタル
を用いた場合について説明する。
ついて、基板としてアルミナ基板，電極・導体パターン
としてＡｕ／ＮｉＣｒ薄膜、誘電体として酸化タンタル
を用いた場合について説明する。
【００１１】アルミナ基板１上に、Ａｕ／ＮｉＣｒ薄膜
により薄膜スパイラルインダクタパターン（パターン幅
１００μｍ，パターン間隔１００μｍ，巻数１）２と、
薄膜キャパシタの下部電極（電極面積３００μｍ角）を
含む導体（パターン幅１００μｍ）３が形成される。次
に酸化タンタルを用いて、薄膜キャパシタの誘電体膜４
を４００μｍ角の形状にて形成する。その際同時に薄膜
インダクタの層間絶縁膜５をパターン幅１５０μｍにて
形成する。最後に、誘電体膜４上に薄膜キャパシタの上
部電極（２５０μｍ角）７および薄膜インダクタの層間
絶縁膜５上に引き出し線パターン（パターン幅１００μ
ｍ）６が形成される。
により薄膜スパイラルインダクタパターン（パターン幅
１００μｍ，パターン間隔１００μｍ，巻数１）２と、
薄膜キャパシタの下部電極（電極面積３００μｍ角）を
含む導体（パターン幅１００μｍ）３が形成される。次
に酸化タンタルを用いて、薄膜キャパシタの誘電体膜４
を４００μｍ角の形状にて形成する。その際同時に薄膜
インダクタの層間絶縁膜５をパターン幅１５０μｍにて
形成する。最後に、誘電体膜４上に薄膜キャパシタの上
部電極（２５０μｍ角）７および薄膜インダクタの層間
絶縁膜５上に引き出し線パターン（パターン幅１００μ
ｍ）６が形成される。
【００１２】以上のように本実施例によれば、薄膜キャ
パシタの誘電体膜形成の際に薄膜インダクタの層間絶縁
膜を同一材料にて形成することにより、薄膜キャパシタ
の上部電極形成と薄膜インダクタの引き出し線パターン
を同時に形成することが可能となり、ワイヤによる接続
が不要となる。
パシタの誘電体膜形成の際に薄膜インダクタの層間絶縁
膜を同一材料にて形成することにより、薄膜キャパシタ
の上部電極形成と薄膜インダクタの引き出し線パターン
を同時に形成することが可能となり、ワイヤによる接続
が不要となる。
【００１３】
【発明の効果】以上のように本発明によれば、薄膜キャ
パシタの誘電体膜形成の際に薄膜インダクタの層間絶縁
膜を形成することにより、薄膜キャパシタの上部電極形
成と薄膜インダクタの引き出し線パターンを同時に形成
することが可能となり、ワイヤによる接続が不要とな
る。
パシタの誘電体膜形成の際に薄膜インダクタの層間絶縁
膜を形成することにより、薄膜キャパシタの上部電極形
成と薄膜インダクタの引き出し線パターンを同時に形成
することが可能となり、ワイヤによる接続が不要とな
る。
【００１４】なお、層間絶縁膜をスパイラルインダクタ
パターン全体に敷きつめてスパイラルインダクタパター
ンの２層化も可能となる。
パターン全体に敷きつめてスパイラルインダクタパター
ンの２層化も可能となる。
【図１】本発明の一実施例における薄膜回路形成法の手
順を示す工程図
順を示す工程図
【図２】従来の薄膜回路形成法の手順を示す工程図
１ 基板 ２ インダクタパターン ３ 導体 ４ 誘電体膜 ５ 層間絶縁膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 1/16 Ａ 6921−4Ｅ
Claims (1)
- 【請求項１】 薄膜キャパシタの誘電体膜と薄膜インダ
クタの層間絶縁膜とを同一材料を用いて成膜することを
特徴とする薄膜回路形成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20076792A JPH0653406A (ja) | 1992-07-28 | 1992-07-28 | 薄膜回路形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20076792A JPH0653406A (ja) | 1992-07-28 | 1992-07-28 | 薄膜回路形成法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0653406A true JPH0653406A (ja) | 1994-02-25 |
Family
ID=16429838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20076792A Pending JPH0653406A (ja) | 1992-07-28 | 1992-07-28 | 薄膜回路形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0653406A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6603667B2 (en) | 2000-05-30 | 2003-08-05 | Alps Electric Co., Ltd. | Electronic circuit unit that is suitable for miniaturization and excellent in high frequency characteristic |
| US6933587B2 (en) | 2000-05-30 | 2005-08-23 | Alps Electric Co., Ltd. | Electronic circuit unit suitable for miniaturization |
| JP2006157738A (ja) * | 2004-11-30 | 2006-06-15 | Fujitsu Media Device Kk | 電子部品及びその製造方法 |
| US10320356B2 (en) | 2015-10-16 | 2019-06-11 | Murata Manufacturing Co., Ltd. | LC composite electronic component, and mounting structure for LC composite electronic component |
| US10950381B2 (en) | 2015-10-02 | 2021-03-16 | Murata Manufacturing Co., Ltd. | Surface-mounted LC device |
-
1992
- 1992-07-28 JP JP20076792A patent/JPH0653406A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6603667B2 (en) | 2000-05-30 | 2003-08-05 | Alps Electric Co., Ltd. | Electronic circuit unit that is suitable for miniaturization and excellent in high frequency characteristic |
| US6933587B2 (en) | 2000-05-30 | 2005-08-23 | Alps Electric Co., Ltd. | Electronic circuit unit suitable for miniaturization |
| JP2006157738A (ja) * | 2004-11-30 | 2006-06-15 | Fujitsu Media Device Kk | 電子部品及びその製造方法 |
| US10950381B2 (en) | 2015-10-02 | 2021-03-16 | Murata Manufacturing Co., Ltd. | Surface-mounted LC device |
| US10320356B2 (en) | 2015-10-16 | 2019-06-11 | Murata Manufacturing Co., Ltd. | LC composite electronic component, and mounting structure for LC composite electronic component |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6900716B2 (en) | Integrated circuit inductors | |
| JP5225879B2 (ja) | 多層膜キャパシタ構造及び方法 | |
| SE9701618D0 (sv) | Kondensator i integrerad krets | |
| US3602635A (en) | Micro-circuit device | |
| US5445922A (en) | Broadband printed spiral | |
| US4926292A (en) | Broadband printed spiral | |
| JPH0653406A (ja) | 薄膜回路形成法 | |
| JPH0547586A (ja) | コンデンサ部品 | |
| JPH0963847A (ja) | インダクタ素子及びその製造方法 | |
| JPH0689831A (ja) | 薄膜コンデンサ | |
| JPH09199365A (ja) | 高周波インダクタの製造方法 | |
| JPH05291044A (ja) | 積層型コイル | |
| US5420068A (en) | Semiconductor integrated circuit and a method for manufacturing a fully planar multilayer wiring structure | |
| JP2002015917A (ja) | インダクタ | |
| JP2000331830A (ja) | 平面型磁気素子一体型半導体デバイス | |
| JPH0888318A (ja) | 薄膜コンデンサー及び薄膜コンデンサー内蔵基板 | |
| JP2727773B2 (ja) | ジョセフソン集積回路の製造方法 | |
| JPH06267745A (ja) | 高周波半導体集積回路装置 | |
| JPH03241768A (ja) | 半導体装置の製造方法 | |
| JPH07193221A (ja) | 半導体装置の製造方法 | |
| JPH0945570A (ja) | 電子部品およびその製造方法 | |
| TW526550B (en) | Conductive structure capable of preventing wafer from being damaged by plasma and method for producing the same | |
| US3461548A (en) | Production of an electrical device | |
| JPS5820159B2 (ja) | 交叉配線を有する薄膜回路基板の製造方法 | |
| JPH03265140A (ja) | 半導体装置およびその製造方法 |