JPH0556874B2 - - Google Patents

Info

Publication number
JPH0556874B2
JPH0556874B2 JP62032401A JP3240187A JPH0556874B2 JP H0556874 B2 JPH0556874 B2 JP H0556874B2 JP 62032401 A JP62032401 A JP 62032401A JP 3240187 A JP3240187 A JP 3240187A JP H0556874 B2 JPH0556874 B2 JP H0556874B2
Authority
JP
Japan
Prior art keywords
grounding
superconductor
wiring
ground plane
inductance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62032401A
Other languages
English (en)
Other versions
JPS63200578A (ja
Inventor
Yoshifusa Wada
Ichiro Ishida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP62032401A priority Critical patent/JPS63200578A/ja
Publication of JPS63200578A publication Critical patent/JPS63200578A/ja
Publication of JPH0556874B2 publication Critical patent/JPH0556874B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ジヨセフソン接合素子、超伝導三端
子素子等の機能素子を用いて構成される超伝導回
路装置に関し、特に超伝導回路装置の構造に関す
る。
〔従来の技術〕
従来、ジヨセフソン接合素子や超伝導三端子素
子等の機能素子を用いた超伝導回路装置は、昭和
58年3月に電子通信学会から発行された石田、柳
川、吉清編著の単行本「超伝導集積回路」の第91
頁に記載されている様に、シリコン等の基板上に
設けられた超伝導接地面上に、抵抗、配線、ジヨ
セフソン接合素子等の回路素子が多数個集積化さ
れ配置されていた。超伝導接地面は、膜厚300ナ
ノメートルのニオブ膜等の超伝導体を基板全面に
一様にスパツタや蒸着により被着したものが用い
られていた。この従来例において、装置表面は、
超伝導体と絶縁体が多数の段差を持つて積層され
ている。
従つて、各段差部での配線の断線、層間短絡を
防ぐため、上側に重ねる膜ほど厚い膜厚の膜が形
成されている。
パターン形状に依存する段差を除き、各層ごと
に絶縁体を埋込みデバイス主表面を完全に平坦に
し、段差による断線や短絡を防ぎ、かつ高速化、
高集積化を行う目的で、「平坦化によるニオブ系
ジヨセフソン素子集積化技術」が昭和61年度電子
通信学会総合全国大会で提案されている。この平
坦化法は、電子通信学会予稿集2−88頁に記載さ
れているように、レジスト塗布とエツチバツクで
行われている。
〔発明が解決しようとする問題点〕
従来の素子表面の平坦化を行わない装置は、層
を重ねるごとに絶縁層の厚さが厚くなるため、配
線のインダクタンスは、上側に設けられる程大き
くなつた。一方論理装置、記憶装置等の超伝導回
路装置において、インダクタンスLの配線を駆動
する電流Iの立上り時定数TOは、駆動回路の出
力電圧をVDとした時、ほぼTO=LIO/Vとなる。
よつて電流はIは、I=IO(1−e-t/TO)で立上が
る。ここでIOは電流の定常値、tは時間、eは自
然数である。従つて、従来の平坦化を行わない装
置は、絶縁層の厚さが薄くできないため、インダ
クタンスLが小さくならないことから、動作速度
の高速化が困難であつた。
一方、塗布膜とエツチバツクとによつて平坦化
を行つた従来の装置は、平坦化により上側に積層
される膜の膜厚が、順次平坦化をしない場合より
薄くできるので、膜厚が薄くなつた量だけ配線の
インダクタンスLを小さくでき、装置の高速化が
図れた。しかし、上層部に設けられた配線は、各
層ごとに行う平坦化のために絶縁層が2層以上に
積層されるので、接地面からの距離が大きくなつ
た。よつて従来の平坦化手法は、著しくインダク
タンスLの増大をもたらしていた。たとえば、最
上部に設けられた配線のインダクタンスLは、平
坦化を行わない装置の構成を採つた場合より大き
くなつた。従つて、上部に設ける配線のインダク
タンスを極力小さくする目的で、絶縁層中にコン
タクト孔を形成して、上部配線とその下側の層の
配線を接続し、上部配線を部分的により下側の層
へ移すことが行われている。この上部配線をより
下側の層へ移すことによるインダクタンスの低減
手法は、接続のためのコンタクト部を必要とする
ため装置の高集積化を難しくしていた。また、回
路パターンが多層に渡つて複雑に配置される機能
部近辺では、コンタクト孔が形成できないため、
インダクタンスの低減が図れないという問題があ
つた。さらにコンタクト孔の形成およびコンタク
ト用の超伝導体の埋込みのプロセスを必要とする
ため、装置の製造工程数が増大し、装置の歩留ま
りが下がるという問題があつた。
本発明の目的は、従来の超伝導回路装置の問題
を除き、インダクタンス低減による高速化と、高
集積化および信頼性の向上が図れる超伝導回路装
置を提供することにある。
〔問題点を解決するための手段〕
本発明は、基板上に設けられた接地面上に、少
なくとも超伝導体と絶縁体を積層して構成される
機能素子の多数個が配置され互いに結線されて構
成された超伝導回路装置において、前記機能素子
および結線がない領域の前記接地面上に接地面に
接触した接地用超伝導体を前記機能素子および結
線と絶縁体を介して1層以上積層して設けて前記
超伝導回路装置の主表面を平坦化したことを特徴
とする。
〔作用〕
従来の超伝導回路装置において、機能素子と抵
抗やインダクタンス等の回路素子は、接地面上に
絶縁層を介して配置されている。これらの回路素
子や機能素子と接地面との間に介在する絶縁層の
厚さは、装置の製作工程や回路パターンの形状に
依存して決まり、通常0.1マイクロメータから数
マイクロメータに及ぶ。一方、各機能素子及び回
路素子間を結ぶ配線のインダクタンスは、前述し
た絶縁層の厚さにほぼ比例して増大する。本発明
の装置は、前記絶縁層の接地面側の任意部分を接
地用超伝導体に置き換えたものである。この接地
用超伝導体は、接地面に物理的に接触し、接地面
と電気的に接続される。
本発明の超伝導回路装置の断面形状を眺めるな
らば、前記接地用超伝導体は、絶縁層を介在せず
に接地面上に接して設けられている。場合により
前記接地用超伝導体は、一層以上に重ねて設けら
れる。従つて、この場合の断面において、一段以
上の階段状の形状に形成された前記接地用超伝導
体が得られる。本発明によれば、装置内の配線や
回路素子は、階段状に積層された接地用超伝導体
上の、可能な限り膜厚を薄くして設けられた絶縁
層上に形成される。さらに前記接地用超伝導体
は、接地面と電気的にも接続されて、その上に設
けられた回路素子の接地面として機能する。従つ
て、配線や回路素子と接地面間との距離が従来例
より小さくでき、配線や回路素子のインダクタン
スが大きく低減される。インダクタンスLの低減
は、前述したように立上がり時定数TOを減少さ
せ、超伝導回路装置の動作速度を向上させる。
〔実施例〕
以下、本発明の実施例について図面を参照して
説明する。
第1図は、本発明の第1の実施例を説明するた
めの超伝導回路装置の断面図である。第1図に示
す実施例は、超伝導体1,2及びトンネル障壁5
から成る第1のジヨセフソン接合素子と、超伝導
体3,4及びトンネル障壁6から成る第2のジヨ
セフソン接合素子とを機能素子として用いてい
る。第1のジヨセフソン接合素子と第2のジヨセ
フソン接合素子は、上部配線11で結線されてい
る。各ジヨセフソン接合素子の他端は、下部配線
12,13により他の回路素子へ接続されてい
る。
以上の各回路素子は、基板14上に設けられた
接地面15上に、絶縁層16を介して配置されて
いる。第1及び第2のジヨセフソン接合素子間の
空領域には、接地用超伝導体21,22が形成さ
れている。接地用超伝導体21は、接地面15に
物理的に接触し、接地用超伝導体22は接地用超
伝導体21に物理的に接触している。さらに接地
用超伝導体21は接地面15に電気的に接続さ
れ、接地用超伝導体22は接地用超伝導体21に
電気的に接続されている。従つて、上記配線11
は、接地面15、接地用超伝導体21,22の最
上表面を接地とみなす。即ち、上部配線11に電
流i1を流した時、電流i1に対する影像電流i2は、
第1図に矢印i2で示すように、接地面15、接地
用超伝導体21,22の表面を流れる。
ここで、上部配線11の超伝導ストリツプ線と
してのインダクタンスLは、1980年発行のアイ・
ビー・エム・ジヤーナル・オブ・リサーチ・アン
ド・デイベロツプメント(IBM Journal of
research and development)第2巻第3号第132
頁に記載されているように、ほぼ電流i1と電流i2
で挟まれている領域の面積に比例する。従つて、
本実施例において、上部配線11のインダクタン
スLは、接地用超伝導体21,22が無い従来例
に比して、接地用超伝導体21,22が占める面
積に相当する分だけ小さくなる。第1の実施例を
示した第1図のパターンは、模式的に示したもの
で、実際の回路パターン寸法とは異なる。従つ
て、接地用超伝導体21,22を設けたことによ
るインダクタンスの低減効果は大きい。例えば、
第1図の厚さ寸法例においては、接地用超伝導体
21,22を設けることにより、インダクタンス
を約1/2に半減することができる。
しかも、接地用超伝導体21は、下部配線と接
地面とのコンタクトを形成する工程で同時に形成
でき、接地用超伝導体22は、下部配線を形成す
る工程で同時に形成できる。即ち本実施例は、各
パターンを形成するマスクを変更するのみで、何
ら製造工程を従来例と変えること無く実施できる
という特徴を有する。
なお、本実施例では、各配線、ジヨセフソン接
合素子は全て絶縁層で埋込んだ平坦化が行われて
いる。
本発明の第2の実施例を説明するための超伝導
回路装置の断面図を第2図に示す。本実施例にお
いて、超伝導体1〜4及びトンネル障壁5,6か
らなる第1、第2のジヨセフソン接合素子と、上
部配線11と、下部配線12,13が接地面15
上に絶縁層16を介して配置されている。さらに
本実施例においては、制御線31が上部配線層1
1上に設けられ、上部配線11とコンタクト32
を介して接続されている。
第2の実施例において、接地用超伝導体は、下
部配線及び下部配線と接地面とのコンタクトマス
クのいずれとも異なるマスクを用いて、一度に形
成されている。従つて第2の実施例によれば、第
1の実施例で見られた接地用超伝導体21,22
間で生じる段差が除かれインダクタンスの一層の
低減と、段差数の低減による信頼性の向上が図れ
る。但し、接地用超伝導体41,42を実施例1
の如く別々の層で形成しても、従来例に対するイ
ンダクタンスの低減効果は大である。本実施例に
おいては、さらに接地用超伝導体43が接地用伝
導体42上に積層され、接地用超伝導体44が接
地用超伝導体43上に積層されている。従つて、
本実施例の最上部の制御線31のインダクタンス
は大きく低減されている。接地用超伝導体44上
の部分の制御線31のインダクタンスは、接地用
超伝導体42,43,44が無い従来例に比し、
たとえば第2図の膜厚寸法であるとするとおよそ
1/5程度に低減できる。
第2の実施例の超伝導回路装置の製作に関して
は、接地用超伝導体43のパターンは、上部配線
と下部配線とのコンタクト用マスクに組み込んで
作ることができ、接地用超伝導体44のパターン
は、上部配線のマスクに組み込んで作ることがで
きる。従つて、接地用超伝導体43,44は、超
伝導回路装置の上部配線と下部配線のコンタクト
の形成時及び上部配線の形成時に、それぞれ同時
形成される。よつて、第2の実施例は、接地用超
伝導体43,44の形成において、何ら追加の工
程を必要としないという特徴を有する。
なお、同一層における配線、コンタクト等の回
路パターンと接地用超伝導体との間隔は、加工精
度によつて主に決まり、回路動作に影響しない値
に設定される。
さらに、機能素子として、上に説明したジヨセ
フソン接合素子以外の三端子素子を用いる場合に
対しても、本発明を同様に適用できる。また、超
伝導回路装置の構造に関して、第1、第2の実施
例以外の第3の配線を下部配線の下側に設けるよ
うな他の構造に対しても、本発明を同様に適用で
きることは、以上の説明から明らかである。
〔発明の効果〕
以上説明したように、本発明の超伝導回路装置
によれば、各層において、回路パターンが無い空
領域に、接地面と電気的に接続された接地用超伝
導体が設けられ、しかも接地面上に必要に応じて
二層以上積層される。従つて、接地用超伝導体上
の配線のインダクタンスは接地用超伝導体の最上
部が接地面として機能するので、接地用超伝導体
の厚さに相当する量だけ低減される。よつて、各
配線において、インダクタンスが低減された量に
相当して、配線を流れる電流の立上がり時間が短
縮され、超伝導回路装置の高速化が図れる。特に
配線のインダクタンスを流れる電流の立上がり時
間が動作速度に大きく影響する磁界制御型回路を
用いて構成されているような超伝導回路装置に対
して、本発明の効果が著しい。
さらに、本発明の平坦化を行つた超伝導回路装
置によれば、上側の配線と下側の配線を継ぐコン
タクト数を低減できるので高集積化と高信頼化を
図ることができる。
【図面の簡単な説明】
第1図は、本発明の第1の実施例を説明するた
めの超伝導回路装置の断面図、第2図は、本発明
の第2の実施例を説明するための超伝導回路装置
の断面図である。 1〜4,31,32……超伝導体、5,6……
トンネル障壁、11……上部配線、12,13…
…下部配線、15……接地面、16……絶縁層、
21,22,41〜44……接地用超伝導体、3
1……制御線、32……コンタクト。

Claims (1)

    【特許請求の範囲】
  1. 1 基板上に設けられた接地面上に、少なくとも
    超伝導体と絶縁体を積層して構成される機能素子
    の多数個が配置され互いに結線されて構成された
    超伝導回路装置において、前記機能素子および結
    線がない領域の前記接地面上に接地面に接触した
    接地用超伝導体を前記機能素子および結線と絶縁
    体を介して1層以上積層して設けて前記超伝導回
    路装置の主表面を平坦化したことを特徴とする超
    伝導回路装置。
JP62032401A 1987-02-17 1987-02-17 超伝導回路装置 Granted JPS63200578A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62032401A JPS63200578A (ja) 1987-02-17 1987-02-17 超伝導回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62032401A JPS63200578A (ja) 1987-02-17 1987-02-17 超伝導回路装置

Publications (2)

Publication Number Publication Date
JPS63200578A JPS63200578A (ja) 1988-08-18
JPH0556874B2 true JPH0556874B2 (ja) 1993-08-20

Family

ID=12357932

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62032401A Granted JPS63200578A (ja) 1987-02-17 1987-02-17 超伝導回路装置

Country Status (1)

Country Link
JP (1) JPS63200578A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0379090A (ja) * 1989-08-23 1991-04-04 Hitachi Ltd 超電導スイッチング装置およびその製造方法
JP2009111306A (ja) * 2007-11-01 2009-05-21 Hitachi Ltd ジョセフソン接合を備えた電子デバイスとその製造方法

Also Published As

Publication number Publication date
JPS63200578A (ja) 1988-08-18

Similar Documents

Publication Publication Date Title
US7494867B2 (en) Semiconductor device having MIM capacitive elements and manufacturing method for the same
US4430662A (en) Superconductive tunnel junction integrated circuit
US6411492B1 (en) Structure and method for fabrication of an improved capacitor
JP2978471B2 (ja) 低インダクタンス超電導集積回路とその製造方法
JPS63266809A (ja) 集積薄膜コンデンサ
US6429521B1 (en) Semiconductor integrated circuit device and its manufacturing method
US6051491A (en) Multilevel interconnection structure for integrated circuits and method of producing same
JPH0556874B2 (ja)
US6177294B1 (en) Wiring layout method for semiconductor device and recording medium on which wiring layout program for semiconductor device is recorded
JPH08330518A (ja) 半導体集積回路及びその製造方法
US6445071B1 (en) Semiconductor device having an improved multi-layer interconnection structure and manufacturing method thereof
JP2508831B2 (ja) 半導体装置
JP2727773B2 (ja) ジョセフソン集積回路の製造方法
JPH0247862A (ja) 半導体集積回路装置
JPH0716100B2 (ja) 多層配線モジュール
JPH0548635B2 (ja)
JPH02184035A (ja) 半導体装置
JPH02161755A (ja) 半導体装置
JP2981855B2 (ja) 超伝導回路構造とその作製方法
JPS5889877A (ja) 超伝導回路装置
JP2989943B2 (ja) 超電導集積回路の製造方法
JPS62104179A (ja) 超伝導回路装置
KR100524917B1 (ko) 반도체 소자의 금속 배선간 절연막 및 그 형성방법
JP2869978B2 (ja) 半導体装置
JPH0719778B2 (ja) 半導体集積回路装置