JPS63200578A - 超伝導回路装置 - Google Patents

超伝導回路装置

Info

Publication number
JPS63200578A
JPS63200578A JP62032401A JP3240187A JPS63200578A JP S63200578 A JPS63200578 A JP S63200578A JP 62032401 A JP62032401 A JP 62032401A JP 3240187 A JP3240187 A JP 3240187A JP S63200578 A JPS63200578 A JP S63200578A
Authority
JP
Japan
Prior art keywords
superconductor
grounding
wiring
superconductors
inductance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62032401A
Other languages
English (en)
Other versions
JPH0556874B2 (ja
Inventor
Yoshifusa Wada
和田 容房
Ichiro Ishida
一郎 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62032401A priority Critical patent/JPS63200578A/ja
Publication of JPS63200578A publication Critical patent/JPS63200578A/ja
Publication of JPH0556874B2 publication Critical patent/JPH0556874B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ジョセフソン接合素子、超伝導三端子素子等
の機能素子を用いて構成される超伝導回路装置に関し、
特に超伝導回路装置の構造に関する。
〔従来の技術〕
従来、ジョセフソン接合素子や超伝導三端子素子等の機
能素子を用いた超伝導回路装置は、昭和58年3月に電
子通信学会から発行された有田、柳用、吉清編著の単行
本「超伝導集積回路」の第91頁に記載されている様に
、シリコン等の基板上に設けられた超伝導接地面上に、
抵抗、配線、ジョセフソン接合素子等の回路素子が多数
個集積化され配置されていた。超伝導接地面は、膜厚3
00ナノメートルのニオブ膜等の超伝導体を基板全面に
一様にスパッタや蒸着により被着したものが用いられて
いた。この従来例において、装置表面は、超伝導体と絶
縁体が多数の段差を持って積層されている。
従って、各段差部での配線の断線、層間短絡を防くため
、上側に重ねる膜はど厚い膜厚の膜が形成されている。
パターン形状に依存する段差を除き、各層ごとに絶縁体
を埋込みデバイス主表面を完全に平坦にし、段差による
断線や短絡を防ぎ、かつ高速化。
高集積化を行う目的で、「平坦化によるニオブ系ジョセ
フソン素子集積化技術」が昭和61年度電子通信学会総
合全国大会で提案されている。この平坦化法は、電子通
信学会予稿集2−88頁に記載されているように、レジ
スト塗布とエッチバックで行われている。
〔発明が解決しようとする問題点〕
従来の素子表面の平坦化を行わない装置は、層を重ねる
ごとに絶縁層の厚さが厚くなるため、配線のインダクタ
ンスは、上側に設けられる程大きくなった。一方論理装
置、記憶装置等の超伝導回路装置において、インダクタ
ンスLの配線を駆動する電流Iの立上がり時定数T0は
、駆動回路の出力電圧を■、とした時、はぼTO−LI
O/Vとなる。よって電流■は、I−I o(1−07
0)で立上がる。ここで■。は電流の定常値、tは時間
、eは自然数である。従って、従来の平坦化を行わない
装置は、絶縁層の厚さが薄くできないため、インダクタ
ンスLが小さくならないことから、動作速度の高速化が
困難であった。
一方、塗布膜とエッチバックとによって平坦化を行った
従来の装置は、平坦化により上側に積層される膜の膜厚
が、順次平坦化をしない場合より薄くできるので、膜厚
が薄くなった量だけ配線のインダクタンスLを小さくで
き、装置の高速化が図れた。しかし、上層部に設けられ
た配線は、各層ごとに行う平坦化のために絶縁層が2層
以上に積層されるので、接地面からの距離が大きくなっ
た。よって従来の平坦化手法は、著しくインダクタンス
Lの増大をもたらしていた。たとえば、最上部に設けら
れた配線のインダクタンスしは、平坦化を行わない装置
の構成を採った場合より大きくなった。従って、上部に
設ける配線のインダクタンスを極力小さくする目的で、
絶縁層中にコンタクト孔を形成して、上部配線とその下
側の層の配線を接続し、上部配線を部分的により下側の
層へ移すことが行われている。この上部配線をより下側
の層へ移すことによるインダクタンスの低減手法は、接
続のためのコンタクト部を必要とするため装置の高集積
化を難しくしていた。また、回路パターンが多層に渡っ
て複雑に配置される機能部近辺では、コンタクト孔が形
成できないため、インダクタンスの低減が図れないとい
う問題があった。さらにコンタクト孔の形成およびコン
タクト用の超伝導体の埋込みのプロセスを必要とするた
め、装置の製造工程数が増大し、装置の歩留まりが下が
るという問題があった。
本発明の目的は、従来の超伝導回路装置の問題を除き、
インダクタンス低減による高速化と、高集積化および信
軌性の向上が図れる超伝導回路装置を提供することにあ
る。
〔問題点を解決するための手段〕
本発明は、基板上に設けられた接地面上に、少なくとも
超伝導体と絶縁体を積層して構成される機能素子の多数
個が配置されて構成された超伝導回路装置において、前
記接地面に接触し一層以上に積層した接地用超伝導体を
設けたことを特徴とする。
〔作用〕
従来の超伝導回路装置において、機能素子と抵抗やイン
ダクタンス等の回路素子は、接地面上に絶縁層を介して
配置されている。これらの回路素子や機能素子と接地面
との間に介在する絶縁層の厚さは、装置の製作工程や回
路パターンの形状に依存して決まり、通常0,1マイク
ロメータから数マイクロメータに及ぶ。一方、各回路素
子間を結ぶ配線のインダクタンスは、前述した絶縁層の
厚さにほぼ比例して増大する。本発明の装置は、前記絶
縁層の接地面側の任意部分を接地用超伝導体に置き換え
たものである。この接地用超伝導体は、接地面に物理的
に接触し、接地面と電気的に接続される。
本発明の超伝導回路装置の断面形状を眺めるならば、前
記接地用超伝導体は、絶縁層を介在せずに接地面上に接
して設けられている。場合により前記接地用超伝導体は
、一層以上に重ねて設けられる。従って、この場合の断
面において、一段以上の階段状の形状に形成された前記
接地用超伝導体が得られる。本発明によれば、装置内の
配線や回路素子は、階段状に積層された接地用超伝導体
上の、可能な限り膜厚を薄くして設けられた絶縁層上に
形成される。さらに前記接地用超伝導体は、接地面と電
気的にも接続されて、その上に設けられた回路素子の接
地面として機能する。従って、配線や回路素子と接地面
間との距離が従来例より小さくでき、配線や回路素子の
インダクタンスが大きく低減される。インダクタンスL
の低減は、前述したように立上がり時定数T0を減少さ
せ、超伝導回路装置の動作速度を向上させる。
〔実施例〕
以下、本発明の実施例について図面を参照して説明する
第1図は、本発明の第1の実施例を説明するための超伝
導回路装置の断面図である。第1図に示す実施例は、超
伝導体1,2及びトンネル障壁5から成る第1のジョセ
フソン接合素子と、超伝導体3.4及びトンネル障壁6
から成る第2のジョセフソン接合素子とを機能素子とし
て用いている。
第1のジョセフソン接合素子と第2のジョセフソン接合
素子は、上部配線11で結線されている。各ジョセフソ
ン接合素子の他端は、下部配線12.13により他の回
路素子へ接続されている。
以上の各回路素子は、基板14上に設けられた接地面1
5上に、絶縁層16を介して配置されている。
第1及び第2のジョセフソン接合素子間の空領域には、
接地用超伝導体21.22が形成されている。
接地用超伝導体21は、接地面15に物理的に接触し、
接地用超伝導体22は接地用超伝導体21に物理的に接
触している。さらに接地用超伝導体21は接地面15に
電気的に接続され、°接地用超伝導体22は接地用超伝
導体21に電気的に接続されている。従って、上部配線
11は、接地面15.接地用超伝導体21.22の最上
表面を接地とみなす。即ち、上部配線11に電流i、を
流した時、電流i、に対する影像電流12は、第1図に
矢印12で示すように、接地面15、接地用超伝導体2
1.22の表面を流れる。
ここで、上部配線11の超伝導ストリップ線としてのイ
ンダクタンスしは、1980年発行のアイ・ビー・エム
・ジャーナル・オブ・リサーチ・アンド・ディベロップ
メント (IBM Journal of resea
rchand development)第2巻第3号
第132頁に記載されているように、はぼ電流11と電
流12で挟まれている領域の面積に比例する。従って、
本実施例において、上部配線11のインダクタンスしは
、接地用超伝導体21.22が無い従来例に比して、接
地用超伝導体21.22が占める面積に相当する分だけ
小さくなる。第1の実施例を示した第1図のパターンは
、模式的に示したもので、実際の回路ノでターン寸法と
は異なる。従って、接地用超伝導体21、22を設けた
ことによるインダクタンスの低減効果は大きい。例えば
、第1図の厚さ寸法例においては、接地用超伝導体21
.22を設けることにより、インダクタンスを約172
に半減することかできる。
しかも、接地用超伝導体21は、下部配線と接地面との
コンタクトを形成する工程で同時に形成でき、接地用超
伝導体22は、下部配線を形成する工程で同時に形成で
きる。即ち本実施例は、各パターンを形成するマスクを
変更するのみで、何ら製造工程を従来例と変えること無
(実施できるという特徴を有する。
なお、本実施例では、各配線、ジョセフソン接合素子は
全て絶縁層で埋込んだ平坦化が行われている。
本発明の第2の実施例を説明するための超伝導回路装置
の断面図を第2図に示す。本実施例において、超伝導体
1〜4及びトンネル障壁5.6からなる第1.第2のジ
ョセフソン接合素子と、上部配線11と、下部配線12
.13が接地面15上に絶縁層16を介して配置されて
いる。さらに本実施例においては、制御線31が上部配
線層11上に設けられ、上部配線11とコンタクト32
を介して接続されている。
第2の実施例において、接地用超伝導体は、下部配線及
び下部配線と接地面とのコンタクトマスクのいずれとも
異なるマスクを用いて、一度に形成されている。従って
第2の実施例によれば、第1の実施例で見られた接地用
超伝導体21.22間で生じる段差が除かれインダクタ
ンスの一層の低減と、段差数の低減による信頬性の向上
が図れる。
但し、接地用超伝導体41.42を実施例1の如く別々
の層で形成しても、従来例に対するインダクタンスの低
減効果は大である。本実施例においては、さらに接地用
超伝導体43が接地用超伝導体42上に積層され、接地
用超伝導体44が接地用超伝導体43上に積層されてい
る。従って、本実施例の最上部の制御線31のインダク
タンスは大きく低減されている。接地用超伝導体44上
の部分の制御線31のインダクタンスは、接地用超伝導
体42.43.44が無い従来例に比し、たとえば第2
図の膜厚寸法であるとするとおよそ1ノ5程度に低減で
きる。
第2の実施例の超伝導回路装置の製作に関しては、接地
用超伝導体43のパターンは、上部配線と下部配線との
コンタクト用マスクに組み込んで作ることができ、接地
用超伝導体44のパターンは、上部配線のマスクに組み
込んで作ることができる。
従って、接地用超伝導体43.44は、超伝導回路装置
の上部配線と下部配線のコンタクトの形成時及び上部配
線の形成時に、それぞれ同時形成される。
よって、第2の実施例は、接地用超伝導体43.44の
形成において、何ら追加の工程を必要としないという特
徴を有する。
なお、同一層における配線、コンタクト等の回路パター
ンと接地用超伝導体との間隔は、加工端度によって主に
決まり、回路動作に影響しない値に設定される。
さらに、機能素子として、上に説明したジョセフソン接
合素子以外の三端子素子を用いる場合に対しても、本発
明を同様に適用できる。また、超伝導回路装置の構造に
関して、第1.第2の実施例以外の第3の配線を下部配
線の下側に設けるような他の構造に対しても、本発明を
同様に適用できることは、以上の説明から明らかである
〔発明の効果〕
以上説明したように、本発明の超伝導回路装置によれば
、各層において、回路パターンが無い空領域に、接地面
と電気的に接続された接地用超伝導体が設けられ、しか
も接地面上に必要に応じて二層以上積層される。従って
、接地用超伝導体上の配線のインダクタンスは、接地用
超伝導体の最上部が接地面として機能するので、接地用
超伝導体の厚さに相当する量だけ低減される。よって、
各配線において、インダクタンスが低減された量に相当
して、配線を流れる電流の立上がり時間が短縮され、超
伝導回路装置の高速化が図れる。特に配線のインダクタ
ンスを流れる電流の立上がり時間が動作速度に大きく影
響する磁界制御型回路を用いて構成されているような超
伝導回路装置に対して、本発明の効果が著しい。
さらに、本発明の平坦化を行った超伝導回路装置によれ
ば、上側の配線と下側の配線を継ぐコンタクト数を低減
できるので高集積化と高信頼化を図ることができる。
【図面の簡単な説明】
第1図は、本発明の第1の実施例を説明するための超伝
導回路装置の断面図、 第2図は、本発明の第2の実施例を説明するための超伝
導回路装置の断面図である。 1〜4.31.32・・・超伝導体 5.6・・・トンネル障壁 11・・・上部配線 12、13・・・下部配線 15・・・接地面 16・・・絶縁層 21、22.41〜44・・・接地用超伝導体31・・
・制御線 32・・・コンタクト

Claims (1)

    【特許請求の範囲】
  1. (1)基板上に設けられた接地面上に、少なくとも超伝
    導体と絶縁体を積層して構成される機能素子の多数個が
    配置されて構成された超伝導回路装置において、前記接
    地面に接触し一層以上に積層した接地用超伝導体を設け
    たことを特徴とする超伝導回路装置。
JP62032401A 1987-02-17 1987-02-17 超伝導回路装置 Granted JPS63200578A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62032401A JPS63200578A (ja) 1987-02-17 1987-02-17 超伝導回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62032401A JPS63200578A (ja) 1987-02-17 1987-02-17 超伝導回路装置

Publications (2)

Publication Number Publication Date
JPS63200578A true JPS63200578A (ja) 1988-08-18
JPH0556874B2 JPH0556874B2 (ja) 1993-08-20

Family

ID=12357932

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62032401A Granted JPS63200578A (ja) 1987-02-17 1987-02-17 超伝導回路装置

Country Status (1)

Country Link
JP (1) JPS63200578A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0379090A (ja) * 1989-08-23 1991-04-04 Hitachi Ltd 超電導スイッチング装置およびその製造方法
JP2009111306A (ja) * 2007-11-01 2009-05-21 Hitachi Ltd ジョセフソン接合を備えた電子デバイスとその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0379090A (ja) * 1989-08-23 1991-04-04 Hitachi Ltd 超電導スイッチング装置およびその製造方法
JP2009111306A (ja) * 2007-11-01 2009-05-21 Hitachi Ltd ジョセフソン接合を備えた電子デバイスとその製造方法

Also Published As

Publication number Publication date
JPH0556874B2 (ja) 1993-08-20

Similar Documents

Publication Publication Date Title
US4430662A (en) Superconductive tunnel junction integrated circuit
US3423646A (en) Computer logic device consisting of an array of tunneling diodes,isolators and short circuits
JP2978471B2 (ja) 低インダクタンス超電導集積回路とその製造方法
CA2084394A1 (en) Superconducting Multilayer Interconnection Formed of Oxide Superconductor Material and Method for Manufacturing the Same
JPS63266809A (ja) 集積薄膜コンデンサ
US6429521B1 (en) Semiconductor integrated circuit device and its manufacturing method
JP3109478B2 (ja) 半導体装置
JPS63200578A (ja) 超伝導回路装置
US5955788A (en) Semiconductor device having multilevel wiring with improved planarity
JPH08330518A (ja) 半導体集積回路及びその製造方法
US6445071B1 (en) Semiconductor device having an improved multi-layer interconnection structure and manufacturing method thereof
JP2508831B2 (ja) 半導体装置
JP2727773B2 (ja) ジョセフソン集積回路の製造方法
JPH0247862A (ja) 半導体集積回路装置
JP2981855B2 (ja) 超伝導回路構造とその作製方法
JPS5889877A (ja) 超伝導回路装置
JPH0548635B2 (ja)
KR100524917B1 (ko) 반도체 소자의 금속 배선간 절연막 및 그 형성방법
JPH0511433B2 (ja)
JPS61244078A (ja) 超伝導線路の作製方法
JP2989943B2 (ja) 超電導集積回路の製造方法
JPH0374512B2 (ja)
JPH0322710B2 (ja)
JPS58125880A (ja) ジヨセフソン接合素子
JP2003115616A (ja) トンネル接合デバイス及びその製造方法