JPH03120848A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH03120848A JPH03120848A JP26040589A JP26040589A JPH03120848A JP H03120848 A JPH03120848 A JP H03120848A JP 26040589 A JP26040589 A JP 26040589A JP 26040589 A JP26040589 A JP 26040589A JP H03120848 A JPH03120848 A JP H03120848A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer wiring
- layer
- capacitor
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 8
- 239000003990 capacitor Substances 0.000 claims abstract description 22
- 230000003071 parasitic effect Effects 0.000 abstract description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 21
- 229910052782 aluminium Inorganic materials 0.000 description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 238000003491 array Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000470 constituent Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路に関し、特にシリコン基板上に
容量を形成する半導体集積回路に関する。
容量を形成する半導体集積回路に関する。
従来、シリコン基板上の多層配線により同一形状の容量
アレイと信号線を形成する半導体集積回路では、容量ア
レイの電極に接続する信号線用の配線を容量アレイと容
量アレイとの間に通していた。
アレイと信号線を形成する半導体集積回路では、容量ア
レイの電極に接続する信号線用の配線を容量アレイと容
量アレイとの間に通していた。
第２図はその一例を示すものであり、第２図（ａ＞は平
面配置図を示し、第２図（ｂ）は第２図（ａ＞のＢＢ’
線における断面図を示す。
面配置図を示し、第２図（ｂ）は第２図（ａ＞のＢＢ’
線における断面図を示す。
第１層の配線である第１ Ｐｏ１ｙＳ ｉ １ 、第５
２層の配線である第２ＰｏｌｙＳ ｉ ２を容ｌアレイ
の下部電極、上部電極とし、第３層の配線であり、かつ
、信号線となる第１アルミ３は第２層配線（第２Ｐｏｌ
ｙＳ ｉ ２ ）と第３層配線（第１アルミ３）の間の
コンタクト５を介して第２ Ｐｏ１ｙＳ ｉ ２に接続
している。また、これらの３層の配線はシリコン基板７
上に形成され、絶縁膜８により覆われている。
２層の配線である第２ＰｏｌｙＳ ｉ ２を容ｌアレイ
の下部電極、上部電極とし、第３層の配線であり、かつ
、信号線となる第１アルミ３は第２層配線（第２Ｐｏｌ
ｙＳ ｉ ２ ）と第３層配線（第１アルミ３）の間の
コンタクト５を介して第２ Ｐｏ１ｙＳ ｉ ２に接続
している。また、これらの３層の配線はシリコン基板７
上に形成され、絶縁膜８により覆われている。
し発明が解決しようとする課題〕
上述した従来の容量アレイに信号線を接続する配線横道
では、信号線となる第３層配線と容量アレイの下部電極
となる第１層配線あるいは上部電極となる第２層配線と
の間に寄生容量が形成され、等価的な単位容量の価を狂
わせたり、信号間のクロストークを発生するという欠点
がある。
では、信号線となる第３層配線と容量アレイの下部電極
となる第１層配線あるいは上部電極となる第２層配線と
の間に寄生容量が形成され、等価的な単位容量の価を狂
わせたり、信号間のクロストークを発生するという欠点
がある。
この問題は、容量アレイの間隔を広くすることにより低
減することは可能であるが、間隔を広くすることにより
単位容量の比精度が低下したり、半導体集積回路チップ
の面積が大きくなるという新たな欠点が発生する。
減することは可能であるが、間隔を広くすることにより
単位容量の比精度が低下したり、半導体集積回路チップ
の面積が大きくなるという新たな欠点が発生する。
本発明の容量アレイに信号線を接続する配線構造は、容
量アレイの下部電極、上部電極を第１層配線、第２層配
線で構成し、一部の第３層配線を固定電位に接続し、そ
の第３層配線の上部位置に形成した第４層配線を信号線
として用い、これを下部電極もしくは上部電極に接続し
ている。
量アレイの下部電極、上部電極を第１層配線、第２層配
線で構成し、一部の第３層配線を固定電位に接続し、そ
の第３層配線の上部位置に形成した第４層配線を信号線
として用い、これを下部電極もしくは上部電極に接続し
ている。
次に本発明について図面を参照して説明する。
第１図（ａ）は本発明の一実施例の平面配置図であり、
第１図（ｂ）は第１図（ａ）のＡＡ’線における断面図
である。
第１図（ｂ）は第１図（ａ）のＡＡ’線における断面図
である。
第１層の配線である第１ Ｐｏ１ｙＳ ｉ １ 、第２
層の配線である第２ Ｐｏ１ｙＳ ｉ ２を容量アレイ
の下部電極、上部電極とし、第３層の配線の一部である
第１アルミ３ａは固定電位（例えば、接地電位）に接続
され、第１アルミ３ａの上部位置に形成した第４層の配
線である第２アルミ４を信号線として用いている。第２
アルミ４は、第４層配線（第２アルミ４）と固定電位に
接続されていない第３層配線（第１アルミ３ｂ）との間
のコンタクト６を介して第１アルミ３ｂと接続され、さ
らに、第２層配線（第２ Ｐｏ１ｙＳ ｉ ２ ）と第
３層配線（第１アルミ３ｂ）の間のコンタクト５を介し
て第２ Ｐｏ１ｙＳｉ２に接続している。また、これら
の４層の配線はシリコン基板７上に形成され、絶縁膜８
により覆われている。
層の配線である第２ Ｐｏ１ｙＳ ｉ ２を容量アレイ
の下部電極、上部電極とし、第３層の配線の一部である
第１アルミ３ａは固定電位（例えば、接地電位）に接続
され、第１アルミ３ａの上部位置に形成した第４層の配
線である第２アルミ４を信号線として用いている。第２
アルミ４は、第４層配線（第２アルミ４）と固定電位に
接続されていない第３層配線（第１アルミ３ｂ）との間
のコンタクト６を介して第１アルミ３ｂと接続され、さ
らに、第２層配線（第２ Ｐｏ１ｙＳ ｉ ２ ）と第
３層配線（第１アルミ３ｂ）の間のコンタクト５を介し
て第２ Ｐｏ１ｙＳｉ２に接続している。また、これら
の４層の配線はシリコン基板７上に形成され、絶縁膜８
により覆われている。
本実施例では、第１層配線、第２層配線の構成材料とし
てはＰｏ１ｙＳ ｉを、第３層配線、第４層配線の構成
材料としてはアルミを用いたが、第１層配線がＰｏ１ｙ
Ｓ ｉで、第２層配線、第３層配線、第４層配線がアル
ミで構成されていてもなんら問題はない。
てはＰｏ１ｙＳ ｉを、第３層配線、第４層配線の構成
材料としてはアルミを用いたが、第１層配線がＰｏ１ｙ
Ｓ ｉで、第２層配線、第３層配線、第４層配線がアル
ミで構成されていてもなんら問題はない。
また、第２アルミ４（信号線）が第２ＰｏｌｙＳ ｉ２
の代りに第１ Ｐｏ１ｙＳ ｉ １に接続されていても
よい。
の代りに第１ Ｐｏ１ｙＳ ｉ １に接続されていても
よい。
なお、第１図に示したように、固定電位に接続された第
１アルミ３ａは容量アレイの上部に設置することが可能
である。
１アルミ３ａは容量アレイの上部に設置することが可能
である。
以上説明したように本発明の容量アレイに信号線を接続
する配線構造は、容量アレイの下部電極、上部電極を第
１層配線、第２層配線で構成し、第３層配線の一部を固
定電位に接続し、固定電位に接続された第３層配線の上
部位置に形成した第４層配線を信号線として用い、これ
を下部電極もしくは上部電極に接続することにより、容
量アレイ間の寄生容量を低減させる効果がある。
する配線構造は、容量アレイの下部電極、上部電極を第
１層配線、第２層配線で構成し、第３層配線の一部を固
定電位に接続し、固定電位に接続された第３層配線の上
部位置に形成した第４層配線を信号線として用い、これ
を下部電極もしくは上部電極に接続することにより、容
量アレイ間の寄生容量を低減させる効果がある。
また、この効果により、単位容量値の変化および信号間
のクロストークを低減することができる。
のクロストークを低減することができる。
第１図（ａ＞は本発明の一実施例の平面配置図、第１図
（ｂ）は第１図（ａ）のＡＡ“線における断面図、第２
図（ａ＞は従来の技術の平面配置図、第２図（ｂ）は第
２図（ａ）のＢＢ”線における断面図である。 １・・・第１ Ｐｏ１ｙＳ ｉ 、２−第２ Ｐｏ１ｙ
Ｓ ｉ 、３−第１アルミ、３ａ・・・第１アルミ、３
ｂ・・・第１アルミ、４・・・第２アルミ、５・・・第
２ＰｏｌｙＳｉと第１アルミ間のコンタクト、６・・・
第１アルミと第２アルミ間のコンタクＩ・、７・・・シ
リコン・基板、８・・・絶縁膜。
（ｂ）は第１図（ａ）のＡＡ“線における断面図、第２
図（ａ＞は従来の技術の平面配置図、第２図（ｂ）は第
２図（ａ）のＢＢ”線における断面図である。 １・・・第１ Ｐｏ１ｙＳ ｉ 、２−第２ Ｐｏ１ｙ
Ｓ ｉ 、３−第１アルミ、３ａ・・・第１アルミ、３
ｂ・・・第１アルミ、４・・・第２アルミ、５・・・第
２ＰｏｌｙＳｉと第１アルミ間のコンタクト、６・・・
第１アルミと第２アルミ間のコンタクＩ・、７・・・シ
リコン・基板、８・・・絶縁膜。
Claims (1)
- ４層以上の配線手段を有し、第１層および第２層の配線
が容量の下部電極および上部電極を形成する半導体集積
回路において、第３層の配線の一部を固定電位に接続し
、固定電位に接続された前記第３層の配線の上部に位置
する第４層の配線が前記容量の前記下部電極もしくは前
記上部電極に接続することを特徴とする半導体集積回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26040589A JPH03120848A (ja) | 1989-10-04 | 1989-10-04 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26040589A JPH03120848A (ja) | 1989-10-04 | 1989-10-04 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03120848A true JPH03120848A (ja) | 1991-05-23 |
Family
ID=17347461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26040589A Pending JPH03120848A (ja) | 1989-10-04 | 1989-10-04 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03120848A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5466045A (en) * | 1994-10-05 | 1995-11-14 | Tachi-S Co., Ltd. | Lumbar support device |
| US6777775B2 (en) | 2001-07-04 | 2004-08-17 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit, D-A converter device, and A-D converter device |
| US8684460B2 (en) | 2011-06-15 | 2014-04-01 | Brose Fahrzeugteile Gmbh & Co. Kg, Coburg | Backrest structure for a seat with lumbar support and curving element comprising a pre-tensioning connecting element |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61295698A (ja) * | 1985-06-25 | 1986-12-26 | 株式会社東芝 | 集積回路装置 |
-
1989
- 1989-10-04 JP JP26040589A patent/JPH03120848A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61295698A (ja) * | 1985-06-25 | 1986-12-26 | 株式会社東芝 | 集積回路装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5466045A (en) * | 1994-10-05 | 1995-11-14 | Tachi-S Co., Ltd. | Lumbar support device |
| US6777775B2 (en) | 2001-07-04 | 2004-08-17 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit, D-A converter device, and A-D converter device |
| US7777293B2 (en) | 2001-07-04 | 2010-08-17 | Panasonic Corporation | Semiconductor integrated circuit, D-A converter device, and A-D converter device |
| US8684460B2 (en) | 2011-06-15 | 2014-04-01 | Brose Fahrzeugteile Gmbh & Co. Kg, Coburg | Backrest structure for a seat with lumbar support and curving element comprising a pre-tensioning connecting element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62203359A (ja) | 積層型半導体装置およびその製造方法 | |
| JPH04245665A (ja) | 半導体集積回路構造 | |
| JPH03120848A (ja) | 半導体集積回路 | |
| US5151768A (en) | Dielectric isolation substrate | |
| JP2752832B2 (ja) | 半導体集積回路装置 | |
| JP2778060B2 (ja) | 半導体集積回路装置 | |
| JPS6340347A (ja) | 半導体集積回路装置 | |
| JPH0430452A (ja) | 半導体集積回路装置 | |
| JPH02126665A (ja) | 半導体装置 | |
| JPS6348186B2 (ja) | ||
| JPS6334974A (ja) | 半導体装置 | |
| US20050115740A1 (en) | Multilayered power supply line for semiconductor integrated circuit and layout method thereof | |
| JPH02143446A (ja) | 半導体装置 | |
| JPS63312661A (ja) | 半導体装置用パッケ−ジ | |
| JPH0196947A (ja) | 半導体装置及びその製造方法 | |
| JP2778356B2 (ja) | 半導体装置 | |
| JPH03138962A (ja) | 半導体集積回路 | |
| JPS63184358A (ja) | 半導体集積回路 | |
| JPH0786281A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH05325542A (ja) | 半導体記憶装置 | |
| JPH05109913A (ja) | 半導体集積回路の配線構造 | |
| JPH05152447A (ja) | 半導体集積回路装置 | |
| JPH0194639A (ja) | 半導体装置 | |
| JPH0774310A (ja) | 半導体装置 | |
| JPH03238823A (ja) | 半導体集積回路 |