JPH02143446A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02143446A JPH02143446A JP29756388A JP29756388A JPH02143446A JP H02143446 A JPH02143446 A JP H02143446A JP 29756388 A JP29756388 A JP 29756388A JP 29756388 A JP29756388 A JP 29756388A JP H02143446 A JPH02143446 A JP H02143446A
- Authority
- JP
- Japan
- Prior art keywords
- wirings
- spaces
- insulating film
- substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 239000012212 insulator Substances 0.000 claims abstract 3
- 239000011810 insulating material Substances 0.000 claims description 3
- 239000000758 substrate Substances 0.000 abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052710 silicon Inorganic materials 0.000 abstract description 6
- 239000010703 silicon Substances 0.000 abstract description 6
- 238000005530 etching Methods 0.000 abstract description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract 1
- 239000011796 hollow space material Substances 0.000 abstract 1
- 238000000034 method Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 2
- 208000032368 Device malfunction Diseases 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に浮遊容量の少ない配線
構造に関する。
構造に関する。
「従来の技術〕
従来、半導体装置は、その集積度が高くなる程、配線間
に寄生する浮遊容量が増加し、このため、装置の誤動作
や速度の低下等の種々の問題が生ずる。従って、半導体
装置の設計段階で、異なった層間絶縁層間で交叉あるい
は重なり合う配線間の部分では、層間絶縁膜を厚くした
り、あるいは、この部分を中空にしてエアブリ・フジに
したりして、寄生浮遊容量を低減する場合があったが、
同じ絶縁ＪＣｄ間の浮遊容量の低減に関しては、特別な
手段がとられていなかった。
に寄生する浮遊容量が増加し、このため、装置の誤動作
や速度の低下等の種々の問題が生ずる。従って、半導体
装置の設計段階で、異なった層間絶縁層間で交叉あるい
は重なり合う配線間の部分では、層間絶縁膜を厚くした
り、あるいは、この部分を中空にしてエアブリ・フジに
したりして、寄生浮遊容量を低減する場合があったが、
同じ絶縁ＪＣｄ間の浮遊容量の低減に関しては、特別な
手段がとられていなかった。
しかしながら、近年、半導体装置の集積度が高くなると
ともに高速化が進み、この浮遊容量が速度に対する影響
が大きくなり、集積度が高くなることにより、配線長が
長く、配線間隔が小さくなった結果、配線間の浮遊容量
はむしろ大きくなる傾向がある。従って、この浮遊容量
を゛減少させることは重要な課題である。
ともに高速化が進み、この浮遊容量が速度に対する影響
が大きくなり、集積度が高くなることにより、配線長が
長く、配線間隔が小さくなった結果、配線間の浮遊容量
はむしろ大きくなる傾向がある。従って、この浮遊容量
を゛減少させることは重要な課題である。
本発明の目的は、浮遊容量の小さくて済む配線構造をも
つ半導体装置を提供することにある。
つ半導体装置を提供することにある。
本発明の半導体装置は、絶縁物を介して隣接あるいは重
なり合う配線が形成される半導体装置において、前記隣
接し合うかあるいは重なり合う配線の間が中空または他
の領域の絶縁層より誘電率が小さい絶縁物が充填されて
いることを０１１え構成される。
なり合う配線が形成される半導体装置において、前記隣
接し合うかあるいは重なり合う配線の間が中空または他
の領域の絶縁層より誘電率が小さい絶縁物が充填されて
いることを０１１え構成される。
次に、本発明について図面を参照して説明する。
第１図（ａ＞及び（ｂ）は本発明による第１の実施例を
示す半導体装置の部分平面図及びＡＡ断面図である。こ
の半導体装置は、シリコン基板１の絶縁膜４の上に隣接
し合う配線２ａ、２ｂ及び２ｃが形成されている。また
、配線２ａ、２ｂ及び２ｃの真下の絶縁膜４及びシリコ
ン基板１の一部は削り取られ、空間３ａ、３ｂ及び３ｃ
が形成されている。
示す半導体装置の部分平面図及びＡＡ断面図である。こ
の半導体装置は、シリコン基板１の絶縁膜４の上に隣接
し合う配線２ａ、２ｂ及び２ｃが形成されている。また
、配線２ａ、２ｂ及び２ｃの真下の絶縁膜４及びシリコ
ン基板１の一部は削り取られ、空間３ａ、３ｂ及び３ｃ
が形成されている。
この空間は絶縁膜４と配線とを組合せたマスクでエツチ
ング加工して得られるが、基板がＧａＡＳ半絶縁性基板
であれば、これを省くことも可能である。このように、
隣接する配線間に空間を設けることによって、比誘電率
が１２程度と高いシリコン層が除かれるので、この配線
２ａ、２ｂ及び２Ｃによる配線間の浮遊容量は数分の−
に減少する。
ング加工して得られるが、基板がＧａＡＳ半絶縁性基板
であれば、これを省くことも可能である。このように、
隣接する配線間に空間を設けることによって、比誘電率
が１２程度と高いシリコン層が除かれるので、この配線
２ａ、２ｂ及び２Ｃによる配線間の浮遊容量は数分の−
に減少する。
第２（ａ）及び（ｂ）は本発明による第２の実施例を示
す半導体装置の部分平面図及びＢＢ断面図である。この
実施例は、配線間のシリコン基板は除かれているが、配
線直下のシリコン基板はそのまま残しである。この構造
の場合の浮遊容量の減少効果は、第１の実施例より少な
いが、配線の機械的な保持力が大きく、しかも、この配
線上に第２の絶縁膜を形成したときの被膜性に優れた利
点がある。
す半導体装置の部分平面図及びＢＢ断面図である。この
実施例は、配線間のシリコン基板は除かれているが、配
線直下のシリコン基板はそのまま残しである。この構造
の場合の浮遊容量の減少効果は、第１の実施例より少な
いが、配線の機械的な保持力が大きく、しかも、この配
線上に第２の絶縁膜を形成したときの被膜性に優れた利
点がある。
第３図（ａ）及び（ｂ）は本発明による第３の実施例を
示す半導体装置の部分平面図及びＣＣ断面図である。こ
の実施例は、多層配線構造の場合を示したもので、シリ
コン基板１上の絶縁膜２に第１の配線６ａ及び６ｂが形
成され、さらに、この上に層間絶縁膜７が形成されれい
る。配線８ａ及び８ｂは互いに隣接した第２の配線であ
り、この配線の間及び配線直下の眉間絶縁膜が除去され
ている。
示す半導体装置の部分平面図及びＣＣ断面図である。こ
の実施例は、多層配線構造の場合を示したもので、シリ
コン基板１上の絶縁膜２に第１の配線６ａ及び６ｂが形
成され、さらに、この上に層間絶縁膜７が形成されれい
る。配線８ａ及び８ｂは互いに隣接した第２の配線であ
り、この配線の間及び配線直下の眉間絶縁膜が除去され
ている。
以上説明した実施例では、配線間を空間で説明したが、
この空間に誘電率の低い絶縁材を埋め込んでも、同様の
効果が得られる。
この空間に誘電率の低い絶縁材を埋め込んでも、同様の
効果が得られる。
以上説明したように本発明は、隣接した配線間または配
線真下の下地層を除去し、その部分を中空とするか、ま
たは下地層より誘電率の小さい物質を埋込むことにより
、配線間の浮遊容量を低減できる半導体装置が得られる
という効果がある。
線真下の下地層を除去し、その部分を中空とするか、ま
たは下地層より誘電率の小さい物質を埋込むことにより
、配線間の浮遊容量を低減できる半導体装置が得られる
という効果がある。
３ａ、３ｂ、３ｃ、３ｄ、３ ｅ−空間、４．５・・・
絶縁膜、６ａ、６ｂ・・・第１の配線、７・・・層間絶
縁膜、８ａ、８ｂ・・・第２の配線。
絶縁膜、６ａ、６ｂ・・・第１の配線、７・・・層間絶
縁膜、８ａ、８ｂ・・・第２の配線。
Claims (1)
- 絶縁物を介して隣接あるいは重なり合う配線が形成され
る半導体装置において、前記隣接し合うかあるいは重な
り合う配線の間が中空または他の領域の絶縁層より誘電
率が小さい絶縁物が充填されていることを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29756388A JPH02143446A (ja) | 1988-11-24 | 1988-11-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29756388A JPH02143446A (ja) | 1988-11-24 | 1988-11-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02143446A true JPH02143446A (ja) | 1990-06-01 |
Family
ID=17848165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29756388A Pending JPH02143446A (ja) | 1988-11-24 | 1988-11-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02143446A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007083354A1 (ja) * | 2006-01-17 | 2007-07-26 | Fujitsu Limited | 半導体装置及びその製造方法 |
-
1988
- 1988-11-24 JP JP29756388A patent/JPH02143446A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007083354A1 (ja) * | 2006-01-17 | 2007-07-26 | Fujitsu Limited | 半導体装置及びその製造方法 |
| JPWO2007083354A1 (ja) * | 2006-01-17 | 2009-06-11 | 富士通株式会社 | 半導体装置及びその製造方法 |
| US8125047B2 (en) | 2006-01-17 | 2012-02-28 | Fujitsu Limited | Semiconductor device and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7663207B2 (en) | Semiconductor device | |
| KR900007085A (ko) | 반도체집적회로장치 및 그 제조방법 | |
| KR970063522A (ko) | 반도체 장치에서 리필층 두께의 불균일성을 줄이는 방법 | |
| JPH04245665A (ja) | 半導体集積回路構造 | |
| KR970063592A (ko) | 다층 패드를 구비하는 반도체장치 및 그 제조방법 | |
| US5955788A (en) | Semiconductor device having multilevel wiring with improved planarity | |
| KR910003783A (ko) | 반도체장치 및 그 제조방법 | |
| JPH02143446A (ja) | 半導体装置 | |
| US5151768A (en) | Dielectric isolation substrate | |
| KR960043021A (ko) | 반도체 집적 회로 및 그 제조 방법 | |
| US7245027B2 (en) | Apparatus and method for signal bus line layout in semiconductor device | |
| JPH0697300A (ja) | 半導体集積回路の配線間構造 | |
| KR950004490A (ko) | 반도체 장치 및 그 제조방법 | |
| US5296742A (en) | Multilayered integrated circuit chip wiring arrangement | |
| JPH03120848A (ja) | 半導体集積回路 | |
| JP2004319627A (ja) | 半導体装置 | |
| JP2000323660A (ja) | 半導体装置及びその製造方法並びにウェハの製造方法 | |
| JPH0430452A (ja) | 半導体集積回路装置 | |
| JPH03278533A (ja) | 半導体集積回路装置 | |
| JPH02184035A (ja) | 半導体装置 | |
| JPS59155944A (ja) | 半導体装置の製造方法 | |
| JPS61270849A (ja) | 集積回路装置 | |
| JPS58225662A (ja) | 半導体装置 | |
| JPH0283953A (ja) | 半導体集積回路 | |
| JPH02308553A (ja) | Ｓｏｉ型半導体装置 |