KR950004490A - 반도체 장치 및 그 제조방법 - Google Patents

반도체 장치 및 그 제조방법 Download PDF

Info

Publication number
KR950004490A
KR950004490A KR1019940016763A KR19940016763A KR950004490A KR 950004490 A KR950004490 A KR 950004490A KR 1019940016763 A KR1019940016763 A KR 1019940016763A KR 19940016763 A KR19940016763 A KR 19940016763A KR 950004490 A KR950004490 A KR 950004490A
Authority
KR
South Korea
Prior art keywords
island
single crystal
semiconductor device
silicon
layer
Prior art date
Application number
KR1019940016763A
Other languages
English (en)
Other versions
KR0162510B1 (ko
Inventor
미쯔히로 스기야마
Original Assignee
세끼모또 다다히로
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP5195120A external-priority patent/JP2565098B2/ja
Application filed by 세끼모또 다다히로, 닛뽕덴끼 가부시끼가이샤 filed Critical 세끼모또 다다히로
Publication of KR950004490A publication Critical patent/KR950004490A/ko
Application granted granted Critical
Publication of KR0162510B1 publication Critical patent/KR0162510B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76267—Vertical isolation by silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

반도체 장치는 반도체 기판(1) 상에 제1절연층(2)을 매개로 형성된 다수의 섬형상의 단결정 반도체층(3)을 포함하여, 그 섬형상의 단결정 반도체층들은 제2절연층(8)에 의해 서로 분리된다. 섬형상의 단결정 반도체층들의 형성에 있어서는, 단결정 반도체층(3)이 형성되고 제1절연층(2) 상에서 선택적으로 제거된다. 제2절연층(8)은 섬형상의 단결정 반도체층들의 인접한 반도체층들 사이에 매설된다. 섬형상의 단결정 반도체층들을 포함하는 전체면에 걸쳐 제2절연층이 형성되고 에칭법 또는 연마법에 의해 제2절연층의 표면부가 제거된다. 비소자영역(6)은 제2절연층에 의해 매설되고 섬형상의 단결정 반도체층들(3)은 서로 완전히 분리되므로, 배선영역 및 저항부에서와 같은 기판 관련 용량은 감소한다.

Description

반도체 장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제8도는 제1실시예의 반도체 장치의 평면도.

Claims (20)

  1. 반도체 장치에 있어서, 반도체 기판(1); 상기 반도체 기판의 표면상에 형성된 제1절연층(2); 상기 제1절연층상에 형성된 다수의 섬형상의 단결정 반도체층(3); 및 상기 제1절연층상에 형성되어 상기 다수의 섬형상의 단결정 반도체층을 서로 분리하는 제2절연층(8)으로 이루어지는 반도체 장치.
  2. 제1항에 있어서, 상기 제2절연층(8)은 보로포스포실리케이트 글라스(BPSG)로 제조되는 반도체 장치.
  3. 반도체 장치를 제조하기 위한 방법에 있어서, 반도체 기판(1)의 표면상에 절연층(2)을 매개로 형성된 단결정층을 선택적으로 제거함으로써 다수의 섬형상의 단결정 반도체층을 형성하는 공정과, 상기 다수의 단결정 반도체층을 포함하는 전체면에 걸쳐 제2절연층을 형성한 후, 에칭법 및 연마법중 하나에 의해 상기 제2절연층의 표면부를 제거함으로써 상기 다수의 섬형상의 단결정 반도체층의 인접한 반도체층들 사이에 제2절연층(8)을 매설하는 공정으로 이루어지는 반도체 장치의 제조방법.
  4. 반도체 장치에 있어서, 반도체 기판(1); 상기 반도체 기판의 표면상에 형성된 제1절연막(2); 소자영역(5)에서 상기 제1절연막상에 형성된 섬형상의 제1단결정 반도체층(3); 비소자 영역(6)에서 상기 제1절연막상에 형성된 더미영역(11)으로서의 섬형상의 제2단결정 반도체층(3), 상기 섬형상의 제1 및 제2단결정 반도체층들 사이에 형성된 제2절연층(8)으로 이루어지는 반도체 장치.
  5. 제4항에 있어서, 상기 제2절연층(8)은 보로포스포실리케이트 글라스(BPSG)로 제조되는 반도체 장치.
  6. 제4항에 있어서, 상기 섬형상의 제1 및 제2단결정 반도체층들이 실질상 동일한 두께를 갖는 반도체 장치.
  7. 제4항에 있어서, 다수의 상기 섬형상의 제2단결정 반도체층들이 일정한 간격으로 제공되어 있는 반도체 장치.
  8. 반도체 장치에 있어서, 실리콘 기판(1), 상기 실리콘 기판상에 형성된 산화 실리콘막(2), 상기 산화실리콘 막상에 형성된 섬형상의 단결정 실리콘층(3), 및 상기 산화 실리콘층상에 형성되어 절연물(8)에 의해 상기 섬형상의 단결정 실리콘층으로 부터 분리된 섬형상의 유전체층으로 이루어지는 반도체 장치.
  9. 제8항에 있어서, 상기 절연물(8)은 보로포스포실리케이트 글라스(BPSG)로 제조되는 반도체 장치.
  10. 제8항에 있어서, 상기 섬형상의 유전체층(7)은 탄화 실리콘으로 제조되는 반도체 장치.
  11. 제8항에 있어서, 상기 섬형상의 단결정 실리콘층(3) 및 상기 섬형상의 유전체층(7)은 실질상 동일한 두께를 가지는 반도체 장치.
  12. 반도체 장치를 제조하기 위한 방법에 있어서, 실리콘 기판(3) 상에 산화 실리콘막(2)을 매개로 단결정 실리콘층을 형성하고 그 단결정 실리콘층을 선택적으로 제거하는 공정, 상기 섬형상의 단결정 실리콘층을 포함하는 전체 표면에 걸쳐 유전체막을 형성한 후 그 유전체막을 패턴화하여, 상기 섬형상의 단결정 실리콘층(3)으로부터 소정간격 이격되어 있는 섬형상의 유전체층(7)을 형성하는 공정, 및 상기 전체 표면에 걸쳐 상기 산화 실리콘막을 형성한 후 에칭법 및 연마법중 하나에 의해 상기 산화 실리콘막의 표면부를 제거함으로써 상기 섬형상의 단결정 실리콘층과 상기 섬형상의 유전체층 사이에 산화 실리콘막(8)을 매설하는 공정으로 이루어지는 반도체 장치의 제조방법.
  13. 반도체 장치에 있어서, 실리콘 기판(1), 상기 실리콘 기판상에 형성된 산화 실리콘막(2), 소자영역에서 상기 산화실리콘 막상에 형성된 섬형상의 제1단결정성 실리콘층(3), 비소자 영역(6)에서 상기 산화 실리콘막상에 형성된 더미영역으로서의 섬형상의 제2단결정 실리콘층(3), 및 상기 섬형상의 제2단결정 실리콘층을 상기 섬형상의 제1단결정층으로부터 분리하여 상기 섬형상의 제1단결정 실리콘층이 상기 섬형상의 제2단결정 실리콘층에 의해 둘러싸이게 하는 절연물(8)로 이루어지는 반도체 장치.
  14. 제13항에 있어서, 상기 절연물(8)이 보로포스포실리케이트 글라스(BPSG)로 제조되는 반도체 장치.
  15. 제13항에 있어서, 소자영역(5)에 형성된 상기 섬형상의 제1단결정 실리콘층(3)과 비소자 영역(6)에 더미영역으로서 형성된 상기 섬형상의 제2단결정 실리콘층(3)이 동일한 두께를 가지는 반도체 장치.
  16. 제13항에 있어서, 소자영역의 상기 섬형상의 제1단결정 실리콘층(3)과 비소자영역(6)의 더미영역으로서의 상기 섬형상의 제2단결정 실리콘층(3) 사이의 간격이 일정한 반도체 장치.
  17. 반도체 장치에 있어서, 실리콘 기판(1), 상기 실리콘 기판상에 형성된 제1산화 실리콘막(13a), 상기 제1산화 실리콘막(13a)상에 형성된 다결정 실리콘막(12), 상기 다결정 실리콘막상에 형성된 제2산화 실리콘막(13b), 및 상기 제2산화 실리콘막상에 형성되어 절연물(8)에 의해 서로 분리된 다수의 섬형상의 단결정 실리콘층들(3)로 이루어지는 반도체 장치.
  18. 제17항에 있어서, 상기 다결정 실리콘막(12)은 불순물이 도입되지 않은 다결정 실리콘막인 반도체 장치.
  19. 반도체 장치에 있어서, 실리콘 기판(1), 상기 실리콘 기판상에 형성된 제1산화 실리콘막(13a), 상기 제1산화 실리콘막으로부터 다결정 실리콘막(12), 제2산화 실리콘막(13b) 및 단결정 실리콘막(3)을 그 순서대로 각각 포함하고, 상기 제1산화 실리콘막상에 형성되어 절연물에 의해 서로 분리된 다수의 섬형상의 다층 영역들(12,13b,3)로 이루어지는 반도체 장치.
  20. 제19항에 있어서, 상기 다결정 실리콘막(12)은 불순물이 도입되지 않는 다결정 실리콘막인 반도체 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940016763A 1993-07-12 1994-07-12 반도체 장치 및 그 제조방법 KR0162510B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-195120 1993-07-12
JP5195120A JP2565098B2 (ja) 1992-09-03 1993-07-12 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR950004490A true KR950004490A (ko) 1995-02-18
KR0162510B1 KR0162510B1 (ko) 1999-02-01

Family

ID=16335829

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940016763A KR0162510B1 (ko) 1993-07-12 1994-07-12 반도체 장치 및 그 제조방법

Country Status (2)

Country Link
US (1) US5994199A (ko)
KR (1) KR0162510B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349145A (ja) * 1999-04-02 2000-12-15 Oki Electric Ind Co Ltd 半導体装置
CN100472001C (zh) * 2003-02-25 2009-03-25 株式会社上睦可 硅晶片、soi衬底、硅单晶生长方法，硅晶片制造方法及soi衬底制造方法
US20050277262A1 (en) * 2004-06-14 2005-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing isolation structures in a semiconductor device
JP4449076B2 (ja) * 2004-04-16 2010-04-14 セイコーエプソン株式会社 半導体装置の製造方法
US8741743B2 (en) * 2007-01-05 2014-06-03 Freescale Semiconductor, Inc. Integrated assist features for epitaxial growth

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5864045A (ja) * 1981-10-14 1983-04-16 Fujitsu Ltd 半導体装置の製造方法
JPS6054450A (ja) * 1983-09-05 1985-03-28 Oki Electric Ind Co Ltd 半導体装置の製造方法
FR2571544B1 (fr) * 1984-10-05 1987-07-31 Haond Michel Procede de fabrication d'ilots de silicium monocristallin isoles electriquement les uns des autres
JPS6276646A (ja) * 1985-09-30 1987-04-08 Toshiba Corp 半導体装置の製造方法
JPS63239929A (ja) * 1987-03-27 1988-10-05 Canon Inc 電子素子用基板
JPS6418439A (en) * 1987-07-14 1989-01-23 Nippon Oils & Fats Co Ltd Powdery fat coated with crosslinked coating and its manufacture
JPH0376249A (ja) * 1989-08-18 1991-04-02 Fujitsu Ltd 半導体装置
JPH03129854A (ja) * 1989-10-16 1991-06-03 Toshiba Corp 半導体装置の製造方法
JPH0775245B2 (ja) * 1990-11-16 1995-08-09 信越半導体株式会社 誘電体分離基板及びその製造方法
US5290396A (en) * 1991-06-06 1994-03-01 Lsi Logic Corporation Trench planarization techniques
EP0562127B1 (en) * 1991-10-14 2001-04-25 Denso Corporation Method for fabrication of semiconductor device
US5292689A (en) * 1992-09-04 1994-03-08 International Business Machines Corporation Method for planarizing semiconductor structure using subminimum features
US5362669A (en) * 1993-06-24 1994-11-08 Northern Telecom Limited Method of making integrated circuits
US5494857A (en) * 1993-07-28 1996-02-27 Digital Equipment Corporation Chemical mechanical planarization of shallow trenches in semiconductor substrates
US5308786A (en) * 1993-09-27 1994-05-03 United Microelectronics Corporation Trench isolation for both large and small areas by means of silicon nodules after metal etching
JP3006425B2 (ja) * 1994-09-09 2000-02-07 日本電気株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US5994199A (en) 1999-11-30
KR0162510B1 (ko) 1999-02-01

Similar Documents

Publication Publication Date Title
US5414297A (en) Semiconductor device chip with interlayer insulating film covering the scribe lines
JPH0350420B2 (ko)
KR960043106A (ko) 반도체장치의 절연막 형성방법
KR970013074A (ko) 반도체장치의 평탄화방법 및 이를 이용한 소자분리방법
KR920003461A (ko) 접촉영역 형성방법 및 그를 이용한 반도체장치의 제조방법
KR980006136A (ko) 집적회로 및 그 제조공정
US6025250A (en) Methods including wafer grooves for reducing semiconductor wafer warping and related structure
US20010014515A1 (en) Wafer grooves for reducing semiconductor wafer warping
KR950004490A (ko) 반도체 장치 및 그 제조방법
KR950015787A (ko) 반도체 기억장치 및 그 제조방법
KR920018889A (ko) 반도체장치의 층간콘택구조 및 그 방법
GB2295487A (en) Forming a field oxide layer to isolate semiconductor devices
KR970063578A (ko) 배선의 제조방법
KR950009951A (ko) 반도체 집적회로장치의 제조방법
KR950001926A (ko) 반도체소자 제조방법
KR970003807A (ko) 도전층을 포함하는 소자분리구조를 갖는 반도체장치 및 그 제조방법
KR100481981B1 (ko) 반도체소자의층간절연막형성방법
KR950009922A (ko) 반도체소자의 콘택구조 및 그 제조방법
JP2758729B2 (ja) 半導体装置
JPH03201540A (ja) 薄膜トランジスタの製造方法
KR970052879A (ko) 반도체 소자의 제조방법
JPH02143446A (ja) 半導体装置
KR930003366A (ko) 반도체 장치의 소자 분리방법
KR950021076A (ko) 반도체 소자의 콘택홀 형성방법
KR940012536A (ko) 반도체 장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010823

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee