JPH0376249A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0376249A JPH0376249A JP21347689A JP21347689A JPH0376249A JP H0376249 A JPH0376249 A JP H0376249A JP 21347689 A JP21347689 A JP 21347689A JP 21347689 A JP21347689 A JP 21347689A JP H0376249 A JPH0376249 A JP H0376249A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- trench
- element substrate
- substrate
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 36
- 239000000758 substrate Substances 0.000 claims abstract description 139
- 239000000853 adhesive Substances 0.000 claims abstract description 44
- 230000001070 adhesive effect Effects 0.000 claims abstract description 44
- 238000002955 isolation Methods 0.000 abstract description 23
- 238000000034 method Methods 0.000 abstract description 7
- 238000000137 annealing Methods 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 3
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 3
- 230000000149 penetrating effect Effects 0.000 abstract description 3
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 239000010408 film Substances 0.000 description 149
- 239000003990 capacitor Substances 0.000 description 25
- 238000010586 diagram Methods 0.000 description 18
- 238000004140 cleaning Methods 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 10
- 230000003647 oxidation Effects 0.000 description 9
- 238000007254 oxidation reaction Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 238000009413 insulation Methods 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装直に係り、トレンチと貼り合わせS
ol基板とを有する半導体装置に適用すること、ができ
、特に、トレンチ内をクリーニング処理する際、支持基
板と素子基板の剥がれを生じ難くすることができる半導
体装置に関する。
ol基板とを有する半導体装置に適用すること、ができ
、特に、トレンチ内をクリーニング処理する際、支持基
板と素子基板の剥がれを生じ難くすることができる半導
体装置に関する。
半導体装置、特にMOSトランジスタの高速化には素子
に寄生する寄生容量、例えば拡散層や金属配線とシリコ
ン基板間とのキャパシタンス等を小さくすることが有効
である。この有効な手段として考えられたのが、絶縁膜
を介して支持基板上に素子基板となるシリコン薄膜を形
成し、完全な素子分離構造を実現するS OI (S
ilicon On In5−ulator)構造の半
導体装置である。
に寄生する寄生容量、例えば拡散層や金属配線とシリコ
ン基板間とのキャパシタンス等を小さくすることが有効
である。この有効な手段として考えられたのが、絶縁膜
を介して支持基板上に素子基板となるシリコン薄膜を形
成し、完全な素子分離構造を実現するS OI (S
ilicon On In5−ulator)構造の半
導体装置である。
また、素子微細化の要求によりトランジスタ寸法が小さ
くなると、LSI中のトランジスタ間の寸法を小さくし
なければつり合いがとれなくなってくる0例えばMOS
−LSIの場合、トランジスタ間の寸法が小さく、しか
もその表面に素子分離領域として機能する厚いフィール
ド酸化膜が設けられている構造であると、十うンジスタ
間のパンチスルーが問題となる。このパンチスルーを起
こり難くするには、トランジスタ間の素子基板の表面濃
度を大きくすればよいと考えられるが、接合容量が大き
くなり、動作速度に悪影響を及ぼす。
くなると、LSI中のトランジスタ間の寸法を小さくし
なければつり合いがとれなくなってくる0例えばMOS
−LSIの場合、トランジスタ間の寸法が小さく、しか
もその表面に素子分離領域として機能する厚いフィール
ド酸化膜が設けられている構造であると、十うンジスタ
間のパンチスルーが問題となる。このパンチスルーを起
こり難くするには、トランジスタ間の素子基板の表面濃
度を大きくすればよいと考えられるが、接合容量が大き
くなり、動作速度に悪影響を及ぼす。
この問題を解決する方法としては、トレンチアイソレー
ション構造の半導体装置が提案されている。
ション構造の半導体装置が提案されている。
本発明は、このトレンチとSol基板とを有する半導体
装置に関するものである。
装置に関するものである。
従来のSOI基板を用いた半導体装置は、トレンチによ
る素子分離を併用することによってMOSトランジスタ
等の素子間を完全に分離することが可能となり、放射線
耐性の向上、ラッチアップの防止、そして基板容量の低
減による高スピード化が可能となる等、数々の利点があ
った。
る素子分離を併用することによってMOSトランジスタ
等の素子間を完全に分離することが可能となり、放射線
耐性の向上、ラッチアップの防止、そして基板容量の低
減による高スピード化が可能となる等、数々の利点があ
った。
ところが、トレンチ内に充填された絶縁膜(シリコン酸
化膜・ノンドープポリシリコン・PSG等)がフローテ
ィング状態となるため、ここで電荷が蓄積してしまい、
素子内および素子間でリークが生じ易くなっていた。こ
の問題を解決するためには、トレンチ内の絶縁膜をフロ
ーティング状態にならないように接地しなければならな
い。
化膜・ノンドープポリシリコン・PSG等)がフローテ
ィング状態となるため、ここで電荷が蓄積してしまい、
素子内および素子間でリークが生じ易くなっていた。こ
の問題を解決するためには、トレンチ内の絶縁膜をフロ
ーティング状態にならないように接地しなければならな
い。
このトレンチ内の絶縁膜をフローティング状態にならな
いように接地するには、トレンチ上に接地電極を設けれ
ばよいと考えられるが、トレンチ上に接地電極を設ける
のは微細なコンタクト穴を精度良く形成しなければなら
ないため、微細化が妨げられ製造工程が極めて複雑にな
る等、実際上極めて困難であった。
いように接地するには、トレンチ上に接地電極を設けれ
ばよいと考えられるが、トレンチ上に接地電極を設ける
のは微細なコンタクト穴を精度良く形成しなければなら
ないため、微細化が妨げられ製造工程が極めて複雑にな
る等、実際上極めて困難であった。
そこで、この問題を解決する手段として第11図に示す
ように、トレンチ31をSt等の素子基板34からSi
n、等の絶縁膜32a、32bを突き抜けさせSi等の
支持基板33まで掘って形成し、トレンチ31の底から
支持基板33を通して接地させる方法が提案された。な
お、第11図において、35は絶縁膜32aとm縁膜3
2bの貼り合わせ接着による接着面である。
ように、トレンチ31をSt等の素子基板34からSi
n、等の絶縁膜32a、32bを突き抜けさせSi等の
支持基板33まで掘って形成し、トレンチ31の底から
支持基板33を通して接地させる方法が提案された。な
お、第11図において、35は絶縁膜32aとm縁膜3
2bの貼り合わせ接着による接着面である。
ここでは、熱酸化によって絶縁膜32bが形成された支
持基板33と熱酸化によって絶縁膜32aが形成された
素子基板34とを接着剤を用いずにまず機械的に絶縁膜
32a、32b同志を接触させた後、1200℃程度で
2時間のアニール処理することにより貼り合わせ接着し
ていた。ここでアニール処理しているのは絶縁膜32a
、32b同志を接着させるだけで接着は可能であるが、
更に強固に接着させるために行っている。なお、ここで
は絶縁膜32aと絶縁膜32bの界面が貼り合わせ接着
による接着面35となる。また、絶縁膜32a、32b
同志で接着していたのは、絶縁膜32a、32bを密着
性よく接着させることができるという利点があり、具体
的には絶縁膜32a、32bを構成するSin、がSi
単結晶と比較して軟らかくヤング率が小さいため、多少
表面が凸凹していてもSin、が凸凹を吸収し絶縁膜3
2a、32b同志が密着し易かったからである。
持基板33と熱酸化によって絶縁膜32aが形成された
素子基板34とを接着剤を用いずにまず機械的に絶縁膜
32a、32b同志を接触させた後、1200℃程度で
2時間のアニール処理することにより貼り合わせ接着し
ていた。ここでアニール処理しているのは絶縁膜32a
、32b同志を接着させるだけで接着は可能であるが、
更に強固に接着させるために行っている。なお、ここで
は絶縁膜32aと絶縁膜32bの界面が貼り合わせ接着
による接着面35となる。また、絶縁膜32a、32b
同志で接着していたのは、絶縁膜32a、32bを密着
性よく接着させることができるという利点があり、具体
的には絶縁膜32a、32bを構成するSin、がSi
単結晶と比較して軟らかくヤング率が小さいため、多少
表面が凸凹していてもSin、が凸凹を吸収し絶縁膜3
2a、32b同志が密着し易かったからである。
しかしながら、第11図に示す絶縁膜32a、32b同
志の貼り合わせ接着による半導体装置では、絶縁膜32
a、32b同志の貼り合わせ接着による接着強度が弱い
ために、トレンチ31が絶縁膜32a1°32b同志の
接着面35を横切る構造のものであると絶縁膜32a、
32bが剥がれ、結局支持基板33と素子基板34が剥
がれてしまうという問題が生じていた。
志の貼り合わせ接着による半導体装置では、絶縁膜32
a、32b同志の貼り合わせ接着による接着強度が弱い
ために、トレンチ31が絶縁膜32a1°32b同志の
接着面35を横切る構造のものであると絶縁膜32a、
32bが剥がれ、結局支持基板33と素子基板34が剥
がれてしまうという問題が生じていた。
具体的には、プラズマRIBによりトレンチ31を形成
した後に、プラズマによるトレンチ31内表面のダメー
ジとエツチング中に生じるエツチング残渣(Sin、等
)とを除去するためのクリーニング処理をするために、
フン酸系溶液でトレンチ31内をクリーニング処理をし
ていた。ところが、絶縁膜32a、32b同志の接着強
度が弱いために、トレンチ31内をクリーニング処理す
る際、接着強度の弱い部分からフッ酸系溶液が染み込み
、染み込んだところから絶縁膜32a、32bが剥がれ
、結局支持基板33と素子基板34が剥がれてしまって
いた。なお、支持基板33と絶縁膜32b、及び素子基
板34と絶縁膜32a間の接着については熱酸化によっ
て支持基板33および素子基板34に各々絶縁膜32a
、32bが形成されており、これらの酸化膜とシリコン
の界面は絶縁膜32a、32b同志をあとから貼り合わ
せて接着する場合よりも接着強度が強く、トレンチ31
内をクリーニング処理する際上記の界面から剥がれるこ
とはない。
した後に、プラズマによるトレンチ31内表面のダメー
ジとエツチング中に生じるエツチング残渣(Sin、等
)とを除去するためのクリーニング処理をするために、
フン酸系溶液でトレンチ31内をクリーニング処理をし
ていた。ところが、絶縁膜32a、32b同志の接着強
度が弱いために、トレンチ31内をクリーニング処理す
る際、接着強度の弱い部分からフッ酸系溶液が染み込み
、染み込んだところから絶縁膜32a、32bが剥がれ
、結局支持基板33と素子基板34が剥がれてしまって
いた。なお、支持基板33と絶縁膜32b、及び素子基
板34と絶縁膜32a間の接着については熱酸化によっ
て支持基板33および素子基板34に各々絶縁膜32a
、32bが形成されており、これらの酸化膜とシリコン
の界面は絶縁膜32a、32b同志をあとから貼り合わ
せて接着する場合よりも接着強度が強く、トレンチ31
内をクリーニング処理する際上記の界面から剥がれるこ
とはない。
また、トレンチ・キャパシターに適用する場合も上記と
同様の理由により絶縁膜同志の接着面を横切るような深
いトレンチを形成すると、上記と同様側がれという問題
が生じていた。
同様の理由により絶縁膜同志の接着面を横切るような深
いトレンチを形成すると、上記と同様側がれという問題
が生じていた。
そこで本発明は、トレンチ内をクリーニング処理する際
、支持基板と素子基板の剥がれを生じ難くすることがで
きる半導体装置を提供することを目的とする。
、支持基板と素子基板の剥がれを生じ難くすることがで
きる半導体装置を提供することを目的とする。
第1の発明による半導体装置は上記目的達成のため、半
導体からなる支持基板と、半導体からなる素子基板が絶
縁膜を介して貼り合わせ接着される接着面を有し、トレ
ンチが該素子基板から該絶縁膜を突き抜けて該支持基板
に達するまで形成されてなる半導体装置であって、該接
着面が該素子基板と該絶縁膜の界面に少なくともあるも
のである。
導体からなる支持基板と、半導体からなる素子基板が絶
縁膜を介して貼り合わせ接着される接着面を有し、トレ
ンチが該素子基板から該絶縁膜を突き抜けて該支持基板
に達するまで形成されてなる半導体装置であって、該接
着面が該素子基板と該絶縁膜の界面に少なくともあるも
のである。
第2の発明による半導体装置は上記目的達成のため、半
導体からなる支持基板と、半導体からなる素子基板が絶
縁膜を介して貼り合わせ接着される接着面を有し、トレ
ンチが該素子基板から該絶縁膜を突き抜けて該支持基板
に達するまで形成されてなる半導体装置であって、該接
着面が該支持基板と該絶縁膜の界面に少なくともあるも
のである。
導体からなる支持基板と、半導体からなる素子基板が絶
縁膜を介して貼り合わせ接着される接着面を有し、トレ
ンチが該素子基板から該絶縁膜を突き抜けて該支持基板
に達するまで形成されてなる半導体装置であって、該接
着面が該支持基板と該絶縁膜の界面に少なくともあるも
のである。
第1、第2の発明に係る支持基板及び素子基板は、Si
等の半導体で構成する場合に好ましく適用することがで
き、GaAs系、InP系等の化合物半導体で構成する
場合であってもよい。
等の半導体で構成する場合に好ましく適用することがで
き、GaAs系、InP系等の化合物半導体で構成する
場合であってもよい。
第1、第2の発明に係る絶縁膜は、熱酸化による熱酸化
S i Ozで構成する場合に好ましく適用することが
でき、CV D S iOz 、CV D S l x
N、 、PSG、タンタルオキサイド(Tag’s)等
で構成する場合であってもよい。
S i Ozで構成する場合に好ましく適用することが
でき、CV D S iOz 、CV D S l x
N、 、PSG、タンタルオキサイド(Tag’s)等
で構成する場合であってもよい。
第1、第2の発明に係る接着面は化学反応を伴わないで
物理的に接着されて得られる接着面の場合の態様と、化
学反応により接着されて得られる接着面の場合のB様と
の2つの態様を含むものである。
物理的に接着されて得られる接着面の場合の態様と、化
学反応により接着されて得られる接着面の場合のB様と
の2つの態様を含むものである。
第1、第2の発明に係るトレンチは溝と穴との両方のL
i様を含むものである。
i様を含むものである。
第1の発明において、接着面が素子基板と絶縁膜の界面
に少なくともあるとは、接着面が素子基板と絶縁膜の界
面に少なくともある場合であればよく、接着面が素子基
板と絶縁膜の界面及び支持基板と絶aSの界面の両方に
ある場合の態様を含むものである。
に少なくともあるとは、接着面が素子基板と絶縁膜の界
面に少なくともある場合であればよく、接着面が素子基
板と絶縁膜の界面及び支持基板と絶aSの界面の両方に
ある場合の態様を含むものである。
第2の発明において、接着面が素子基板と絶縁膜の界面
に少なくともあるとは、接着面が支持基板と絶縁膜の界
面に少なくともある場合であればよく、接着面が支持基
板と絶縁膜の界面及び素子基板と絶縁膜の界面の両方に
ある場合の態様を含むものである。
に少なくともあるとは、接着面が支持基板と絶縁膜の界
面に少なくともある場合であればよく、接着面が支持基
板と絶縁膜の界面及び素子基板と絶縁膜の界面の両方に
ある場合の態様を含むものである。
第1の発明は、第1図に示すように、貼り合わせ接着に
よる接着面4aが素子基板3と絶縁膜2の界面にあるよ
うに構成される。
よる接着面4aが素子基板3と絶縁膜2の界面にあるよ
うに構成される。
第2の発明は、第6図に示すように、貼り合わせ接着に
よる接着面4bが支持基板lと絶縁膜2の界面にあるよ
うに構成される。
よる接着面4bが支持基板lと絶縁膜2の界面にあるよ
うに構成される。
したがって、第1、第2の発明によれば、第3図及び第
8図に示すように、その接着強度x1(第1の発明)、
X2(第2の発明)は600〜800kg/aaの範囲
で接着可能でその中心値がToo kg/cd)である
のに対し、従来の絶縁膜同志で、貼り合わせ接着した場
合の接着強度Yは200〜600 kg/cdの範囲で
接着可能でその中心値が400kg/adと、第1、第
2の発明のものは従来のものよりも接着を強くすること
ができるようになる。このため、トレンチ5内をクリー
ニング処理する際、従来の絶縁膜同志で貼り合わせ接着
した場合よりも、第1の発明では絶縁膜2と素子基板3
の剥がれを生じ難くすることができるようになり、また
、第2の発明では支持基板1と絶縁膜2の剥がれを生じ
難くすることができるようになる。その結果、第1、第
2の発明のものは従来のものよりも支持基板1と素子基
板3の剥がれを生じ難くすることができるようになる。
8図に示すように、その接着強度x1(第1の発明)、
X2(第2の発明)は600〜800kg/aaの範囲
で接着可能でその中心値がToo kg/cd)である
のに対し、従来の絶縁膜同志で、貼り合わせ接着した場
合の接着強度Yは200〜600 kg/cdの範囲で
接着可能でその中心値が400kg/adと、第1、第
2の発明のものは従来のものよりも接着を強くすること
ができるようになる。このため、トレンチ5内をクリー
ニング処理する際、従来の絶縁膜同志で貼り合わせ接着
した場合よりも、第1の発明では絶縁膜2と素子基板3
の剥がれを生じ難くすることができるようになり、また
、第2の発明では支持基板1と絶縁膜2の剥がれを生じ
難くすることができるようになる。その結果、第1、第
2の発明のものは従来のものよりも支持基板1と素子基
板3の剥がれを生じ難くすることができるようになる。
以下、本発明を図面に基づいて説明する。
第1図〜第3図は第1の発明に係る半導体装置の一実施
例を説明する図であり、第1図は第1の発明の一実施例
の構造を示す断面図、第2図(a)〜(d)は第1の発
明の一実施例の製造方法を説明する図、第3図は第1の
発明の一実施例の効果を説明する図である。図示例の半
導体装置はトレンチアイソレーション構造の半導体装置
に適用する場合である。
例を説明する図であり、第1図は第1の発明の一実施例
の構造を示す断面図、第2図(a)〜(d)は第1の発
明の一実施例の製造方法を説明する図、第3図は第1の
発明の一実施例の効果を説明する図である。図示例の半
導体装置はトレンチアイソレーション構造の半導体装置
に適用する場合である。
これらの図において、1はSt等からなる支持基板、2
はSiO,等からなる絶縁膜、3はSi等からなる素子
基板、4aは絶縁膜2と素子基板3の界面にある貼り合
わせ接着による接着面、5は素子基板3表面から絶縁膜
2を突き抜けて支持基板1まで達するトレンチ、6は例
えばSing(PSG、TE01等でもよい)からなる
絶縁膜である。
はSiO,等からなる絶縁膜、3はSi等からなる素子
基板、4aは絶縁膜2と素子基板3の界面にある貼り合
わせ接着による接着面、5は素子基板3表面から絶縁膜
2を突き抜けて支持基板1まで達するトレンチ、6は例
えばSing(PSG、TE01等でもよい)からなる
絶縁膜である。
次に、その製造方法について説明する。
まず、第2図(a)に示すように、例えば熱酸化により
膜厚が例えば600μmの支持基板1上に膜厚が例えば
1μmの絶縁膜2を形成する。
膜厚が例えば600μmの支持基板1上に膜厚が例えば
1μmの絶縁膜2を形成する。
次に、第2図(a)に示す絶縁膜2が形成された支持基
板1と膜厚が例えば600μmの素子基板3とを用い、
第2図(b)に示すように、絶縁膜2が形成された支持
基板1と素子基板3とを接着剤を用いずに、まず機械的
に絶縁膜2と素子基板3を接触させた後、1200℃程
度で2時間のアニール処理することにより貼り合わせ接
着する。ここでは、絶縁膜2と素子基板3の界面が貼り
合わせ接着による接着面4aとなる。次いで、素子基板
3を膜厚が例えば1μmになるまで研削及び研磨する。
板1と膜厚が例えば600μmの素子基板3とを用い、
第2図(b)に示すように、絶縁膜2が形成された支持
基板1と素子基板3とを接着剤を用いずに、まず機械的
に絶縁膜2と素子基板3を接触させた後、1200℃程
度で2時間のアニール処理することにより貼り合わせ接
着する。ここでは、絶縁膜2と素子基板3の界面が貼り
合わせ接着による接着面4aとなる。次いで、素子基板
3を膜厚が例えば1μmになるまで研削及び研磨する。
次に、第2図(C)に示すように、例えばプラズマRI
Eにより素子基板3、絶縁膜2及び支持基板1を選択的
にエツチングして素子基板3から絶縁膜2を突き抜けて
支持基板1に達するまでのトレンチ5を形成する。ここ
でのトレンチ5は幅が例えば1μmで深さが例えば3μ
mである。次いで、プラズマによるトレンチ5内表面の
ダメージとエンチング中に生じるエツチング残渣(Si
02等)とを除去するためのクリーニング処理をするた
めに、例えば10%希釈フッ酸溶液で500人程度エツ
チングしてクリーニング処理をする。
Eにより素子基板3、絶縁膜2及び支持基板1を選択的
にエツチングして素子基板3から絶縁膜2を突き抜けて
支持基板1に達するまでのトレンチ5を形成する。ここ
でのトレンチ5は幅が例えば1μmで深さが例えば3μ
mである。次いで、プラズマによるトレンチ5内表面の
ダメージとエンチング中に生じるエツチング残渣(Si
02等)とを除去するためのクリーニング処理をするた
めに、例えば10%希釈フッ酸溶液で500人程度エツ
チングしてクリーニング処理をする。
次に、第2図(d)に示すように、例えばCVD法によ
りトレンチ5を覆うようにSin、を堆積して膜厚が例
えば2μmの絶縁膜6を形成する。
りトレンチ5を覆うようにSin、を堆積して膜厚が例
えば2μmの絶縁膜6を形成する。
そして、例えばRIEにより絶縁膜6を等方的にエッチ
バックし平坦化することにより、第1図に示すようなト
レンチ・アイソレーション構造を得ることができる。
バックし平坦化することにより、第1図に示すようなト
レンチ・アイソレーション構造を得ることができる。
すなわち、上記実施例では、貼り合わせ接着による接着
面4aが素子基板3と絶縁膜2の界面にあるように構成
したので、第3図に示す如くその接着強度XIは600
〜800 kg /−の範囲で接着可能でその中心値が
700kg/(dであるのに対し、従来の絶縁膜同志で
貼り合わせ接着した場合の接着強度Yは200〜60(
j kg/−の範囲で接着可能でその中心値が400
kg /−と、従来のものよりも接着を強くすることが
できる。このため、トレンチ5内をクリーニング処理す
る際、従来の絶縁膜同志で張り合わせ接着した場合より
も、絶縁膜2と素子基板3の剥がれを生じ難くすること
ができ、その結果、支持基板1と素子基板3の剥がれを
生じ難くすることができる。したがって、製造歩留りを
向上させることができ、半導体装置の信頼性を向上させ
ることができる。
面4aが素子基板3と絶縁膜2の界面にあるように構成
したので、第3図に示す如くその接着強度XIは600
〜800 kg /−の範囲で接着可能でその中心値が
700kg/(dであるのに対し、従来の絶縁膜同志で
貼り合わせ接着した場合の接着強度Yは200〜60(
j kg/−の範囲で接着可能でその中心値が400
kg /−と、従来のものよりも接着を強くすることが
できる。このため、トレンチ5内をクリーニング処理す
る際、従来の絶縁膜同志で張り合わせ接着した場合より
も、絶縁膜2と素子基板3の剥がれを生じ難くすること
ができ、その結果、支持基板1と素子基板3の剥がれを
生じ難くすることができる。したがって、製造歩留りを
向上させることができ、半導体装置の信頼性を向上させ
ることができる。
ここで、素子基板3と絶縁膜2を貼り合わせ接着したも
のが、従来の絶縁膜同志で貼り合わせ接着したものより
も接着強度が強かったのは、絶縁膜同志では化学反応を
伴わないで物理的に接着されているだけであるのに対し
、素子基板3と絶縁膜2の場合では物理的に接着されて
いる部分と化学反応を伴って接着されている部分とが生
じていることによるものと推定されるi なお、上記実施例では、トレンチ5内にCVD5iQ1
による絶縁膜6のみを埋め込み構成するトレンチ・アイ
ソレーション構造の場合について説明したが、第1の発
明はこれに限定されるものではなく、第4図(a)に示
すように、熱酸化SiQ!による絶縁膜7とCV D
S i Otによる絶縁膜6とから構成する絶縁性が向
上する点で好ましいトレンチ・アイソレーション構造の
場合であってもよく、第4図(b)に示すように、熱酸
化Sin、による絶縁膜7と、支持基板1と電気的に接
続され素子基板3上部まで被膜されたポリSi等の導体
膜8とCVD5 iO□による絶縁膜6とトレンチ5上
部に形成された5tot等の絶縁膜9とから構成するト
レンチ・アイソレーション構造の場合(トレンチ5内の
素子基板3側に電圧がかかってもよい場合の好ましい構
造例)であってもよく、第4図(C)に示すように、熱
酸化SiQ、による絶縁膜7と、支持基板1と電気的に
接続され素子基板3にまで達しないように被膜された導
体膜8とCVD5 iOオによる絶縁膜6とから構成す
るトレンチ・アイソレーション構造の場合(トレンチ5
内の素子基板3側に電圧がかかってほしくない場合の好
ましい構造例)であってもよく、第4図(d)に示すよ
うに、第4図(b)及び第4図(C)の各々のトレンチ
・アイソレーション構造のものを組み合わせて構成する
場合であってもよい、また、第4図(e)に示すように
、熱酸化S i 02による絶縁膜7と、支持基板1と
電気的に接続され素子基板3上部まで充填されたポリS
i等の導体膜lOとトレンチ5上部に形成された絶縁膜
9とから構成するトレンチ・アイソレーション構造の場
合(トレンチ5内の素子基板3側に電圧がかかってもよ
い場合の好ましい構造例〉であってもよく、第4図(f
)に示すように、熱酸化5iftによる絶縁膜7と、支
持基板1と電気的に接続され素子基板3にまで達しない
ように充填された導体膜lOとCV D S 10 z
による絶縁膜6とから構成するトレンチ・アイソレーシ
ョン構造の場合(トレンチ5内の素子基板3側に電圧が
かかってほしくない場合の好ましい構造例)であっても
よく、第4図(g)に示すように、第4図(6)及び第
4図(f)の各々のトレンチ・アイソレーション構造の
ものを組み合わせて構成する場合であってもよい。
のが、従来の絶縁膜同志で貼り合わせ接着したものより
も接着強度が強かったのは、絶縁膜同志では化学反応を
伴わないで物理的に接着されているだけであるのに対し
、素子基板3と絶縁膜2の場合では物理的に接着されて
いる部分と化学反応を伴って接着されている部分とが生
じていることによるものと推定されるi なお、上記実施例では、トレンチ5内にCVD5iQ1
による絶縁膜6のみを埋め込み構成するトレンチ・アイ
ソレーション構造の場合について説明したが、第1の発
明はこれに限定されるものではなく、第4図(a)に示
すように、熱酸化SiQ!による絶縁膜7とCV D
S i Otによる絶縁膜6とから構成する絶縁性が向
上する点で好ましいトレンチ・アイソレーション構造の
場合であってもよく、第4図(b)に示すように、熱酸
化Sin、による絶縁膜7と、支持基板1と電気的に接
続され素子基板3上部まで被膜されたポリSi等の導体
膜8とCVD5 iO□による絶縁膜6とトレンチ5上
部に形成された5tot等の絶縁膜9とから構成するト
レンチ・アイソレーション構造の場合(トレンチ5内の
素子基板3側に電圧がかかってもよい場合の好ましい構
造例)であってもよく、第4図(C)に示すように、熱
酸化SiQ、による絶縁膜7と、支持基板1と電気的に
接続され素子基板3にまで達しないように被膜された導
体膜8とCVD5 iOオによる絶縁膜6とから構成す
るトレンチ・アイソレーション構造の場合(トレンチ5
内の素子基板3側に電圧がかかってほしくない場合の好
ましい構造例)であってもよく、第4図(d)に示すよ
うに、第4図(b)及び第4図(C)の各々のトレンチ
・アイソレーション構造のものを組み合わせて構成する
場合であってもよい、また、第4図(e)に示すように
、熱酸化S i 02による絶縁膜7と、支持基板1と
電気的に接続され素子基板3上部まで充填されたポリS
i等の導体膜lOとトレンチ5上部に形成された絶縁膜
9とから構成するトレンチ・アイソレーション構造の場
合(トレンチ5内の素子基板3側に電圧がかかってもよ
い場合の好ましい構造例〉であってもよく、第4図(f
)に示すように、熱酸化5iftによる絶縁膜7と、支
持基板1と電気的に接続され素子基板3にまで達しない
ように充填された導体膜lOとCV D S 10 z
による絶縁膜6とから構成するトレンチ・アイソレーシ
ョン構造の場合(トレンチ5内の素子基板3側に電圧が
かかってほしくない場合の好ましい構造例)であっても
よく、第4図(g)に示すように、第4図(6)及び第
4図(f)の各々のトレンチ・アイソレーション構造の
ものを組み合わせて構成する場合であってもよい。
上記各実施例は、トレンチ・アイソレーション構造のも
のについて説明したが、第1の発明はこれに限定される
ものではなく、トレンチ・キャパシター構造の場合であ
ってもよく、例えば第5図(a)に示すように、熱酸化
Singによる絶縁膜7と、ポリSi等のキャパシタ電
極11aSllb及び誘電体膜として機能するstow
等の絶縁膜12からなるキャパシタ部とから構成するト
レンチ・キャパシター構造の場合であってもよく、第5
図(b)に示すように、熱酸化Sin、による絶縁膜7
と、キャパシタ電極11a、llb及び誘電体膜として
機能する絶縁膜12からなるキャパシタ部と、絶縁膜7
及びキャパシタ電極11a間に形成されたS i Oを
等の絶縁膜13とから構成する絶縁性が向上する点で好
ましいトレンチ・キャパシター構造の場合であってもよ
く、第5図(C)に示すように、熱酸化stowによる
絶縁膜7と、キャパシタ電極11a、llbおよび誘電
体膜として機能する絶縁膜12.14 (14はS i
O,等の絶縁膜)からなるキャパシタ部と、絶縁膜7
及びキャパシタ電極11a間に形成された絶縁膜工3と
から構成する絶縁性が向上し、かつ容量を大きく採れる
点で好ましいトレンチ・キャパシター構造の場合であっ
てもよい。
のについて説明したが、第1の発明はこれに限定される
ものではなく、トレンチ・キャパシター構造の場合であ
ってもよく、例えば第5図(a)に示すように、熱酸化
Singによる絶縁膜7と、ポリSi等のキャパシタ電
極11aSllb及び誘電体膜として機能するstow
等の絶縁膜12からなるキャパシタ部とから構成するト
レンチ・キャパシター構造の場合であってもよく、第5
図(b)に示すように、熱酸化Sin、による絶縁膜7
と、キャパシタ電極11a、llb及び誘電体膜として
機能する絶縁膜12からなるキャパシタ部と、絶縁膜7
及びキャパシタ電極11a間に形成されたS i Oを
等の絶縁膜13とから構成する絶縁性が向上する点で好
ましいトレンチ・キャパシター構造の場合であってもよ
く、第5図(C)に示すように、熱酸化stowによる
絶縁膜7と、キャパシタ電極11a、llbおよび誘電
体膜として機能する絶縁膜12.14 (14はS i
O,等の絶縁膜)からなるキャパシタ部と、絶縁膜7
及びキャパシタ電極11a間に形成された絶縁膜工3と
から構成する絶縁性が向上し、かつ容量を大きく採れる
点で好ましいトレンチ・キャパシター構造の場合であっ
てもよい。
次に、貼り合わせ接着による接着面が支持基板1と絶縁
膜2の界面にあるように絶縁膜2を介して支持基板1と
素子基板3を接着させることによっても第1の発明と同
様、トレンチ5内をクリーニング処理する際、支持基板
1と素子基板3の剥がれを生じ難くすることができる。
膜2の界面にあるように絶縁膜2を介して支持基板1と
素子基板3を接着させることによっても第1の発明と同
様、トレンチ5内をクリーニング処理する際、支持基板
1と素子基板3の剥がれを生じ難くすることができる。
以下、具体的に図面を用いて説明する。
第6図〜第8図は第2の発明に係る半導体装置の一実施
例を説明する図であり、第1図は第2の発明の一実施例
の構造を示す断面図、第2図(a)〜(d)は第2の発
明の一実施例の製造方法を説明する図、第3図は第2の
発明の一実施例の効果を説明する図である。
例を説明する図であり、第1図は第2の発明の一実施例
の構造を示す断面図、第2図(a)〜(d)は第2の発
明の一実施例の製造方法を説明する図、第3図は第2の
発明の一実施例の効果を説明する図である。
これらの図において、第1図〜第5図と同一符号は同一
または相当部分を示し、4bは支持基板1と絶縁膜2の
界面にある貼り合わせ接着による接着面である。
または相当部分を示し、4bは支持基板1と絶縁膜2の
界面にある貼り合わせ接着による接着面である。
次に、その製造方法を説明する図である。
まず、第7図(a)に示すように、例えば熱酸化により
膜厚が例えば600μmの素子基板3に膜厚が例えば1
μmの絶縁膜2を形成する。
膜厚が例えば600μmの素子基板3に膜厚が例えば1
μmの絶縁膜2を形成する。
次に、第7図(a)に示す絶縁膜2が形成された素子基
板3と膜厚が例えば600μmの支持基板lとを用い、
第7図(b)に示すように、絶縁膜2が形成された素子
基板3と支持基板lを接着剤を用いずに、まず機械的に
絶縁膜2と支持基板1を接触させた後、1200℃程度
で2時間のアニール処理ことにより貼り合わせ接着する
。ここでは、絶縁膜2と支持基板1の界面が貼り合わせ
接着による接着面4bとなる0次いで、素子基板3を膜
厚が例えば1μmになるまで研削及び研磨する。
板3と膜厚が例えば600μmの支持基板lとを用い、
第7図(b)に示すように、絶縁膜2が形成された素子
基板3と支持基板lを接着剤を用いずに、まず機械的に
絶縁膜2と支持基板1を接触させた後、1200℃程度
で2時間のアニール処理ことにより貼り合わせ接着する
。ここでは、絶縁膜2と支持基板1の界面が貼り合わせ
接着による接着面4bとなる0次いで、素子基板3を膜
厚が例えば1μmになるまで研削及び研磨する。
次に、第7図(C)に示すように、例えばプラズマRI
Eによる素子基板3、絶縁膜2及び支持基板1を選択的
にエンチングして素子基板3から絶縁膜2を突き抜けて
支持基板1に達するまでのトレンチ5を形成する。ここ
でのトレンチ5は幅が例えば1μmで深さが例えば3μ
mである。次いで、プラズマによるトレンチ5内表面の
ダメージとエツチング中に生じるエツチング残渣(Si
O□等)とを除去するためのクリーニング処理をするた
めに、例えば10%希釈フン酸溶液で500人程度エツ
チングしてクリーニング処理をする。
Eによる素子基板3、絶縁膜2及び支持基板1を選択的
にエンチングして素子基板3から絶縁膜2を突き抜けて
支持基板1に達するまでのトレンチ5を形成する。ここ
でのトレンチ5は幅が例えば1μmで深さが例えば3μ
mである。次いで、プラズマによるトレンチ5内表面の
ダメージとエツチング中に生じるエツチング残渣(Si
O□等)とを除去するためのクリーニング処理をするた
めに、例えば10%希釈フン酸溶液で500人程度エツ
チングしてクリーニング処理をする。
次に、第7図(d)に示すように、例えばCVD法によ
り、トレンチ5を覆うようにSin、を堆積して膜厚が
例えば2μmの絶縁膜6を形成する。
り、トレンチ5を覆うようにSin、を堆積して膜厚が
例えば2μmの絶縁膜6を形成する。
そして、例えばRIHにより絶縁膜6を等方的にエッチ
バックし平坦化することにより、第6図に示すようなト
レンチ・アイソレーション構造を得ることができる。
バックし平坦化することにより、第6図に示すようなト
レンチ・アイソレーション構造を得ることができる。
すなわち、上記実施例では、貼り合わせ接着による接着
面4bが支持基板lと絶縁膜2の界面にあるように構成
したので、第8図に示す如くその接着強度x2は600
〜800kg/cdの範囲で接着可能でその中心値が7
00kg/−であるのに対し、従来の絶縁膜同志で貼り
合わせ接着した場合の接着強度Yは200〜600 k
g/−の範囲で接着可能で中心値が400 kg/−と
、従来のものよりも接着を強くすることができる。この
ため、トレンチ5内をクリーニング処理する際、従来の
絶縁膜同志で貼り合わせ接着した場合よりも、絶縁膜2
と支持基板1の剥がれを生じ難くすることができ、その
結果、支持基板1と素子基板3の剥がれを生じ難くする
ことができる。したがって、製造歩留りを向上させるこ
とができ、半導体装置の信頼性を向上させることができ
る。
面4bが支持基板lと絶縁膜2の界面にあるように構成
したので、第8図に示す如くその接着強度x2は600
〜800kg/cdの範囲で接着可能でその中心値が7
00kg/−であるのに対し、従来の絶縁膜同志で貼り
合わせ接着した場合の接着強度Yは200〜600 k
g/−の範囲で接着可能で中心値が400 kg/−と
、従来のものよりも接着を強くすることができる。この
ため、トレンチ5内をクリーニング処理する際、従来の
絶縁膜同志で貼り合わせ接着した場合よりも、絶縁膜2
と支持基板1の剥がれを生じ難くすることができ、その
結果、支持基板1と素子基板3の剥がれを生じ難くする
ことができる。したがって、製造歩留りを向上させるこ
とができ、半導体装置の信頼性を向上させることができ
る。
ここで、支持基板1を絶縁膜2を貼り合わせ接着したも
のが、従来の絶縁膜同志で貼り合わせ接着したものより
も接着強度が強かったのは、絶縁膜同志では化学反応を
伴わないで物理的に接着されているだけであるのに対し
、支持基板1と絶縁膜2の場合では物理的に接着されて
いる部分と化学反応を伴って接着されている部分とが生
じていることによるものと推定される。
のが、従来の絶縁膜同志で貼り合わせ接着したものより
も接着強度が強かったのは、絶縁膜同志では化学反応を
伴わないで物理的に接着されているだけであるのに対し
、支持基板1と絶縁膜2の場合では物理的に接着されて
いる部分と化学反応を伴って接着されている部分とが生
じていることによるものと推定される。
なお、上記実施例では、トレンチ5内にCVD5in、
による絶縁膜6のみを埋め込み構成するトレンチ・アイ
ソレーション構造の場合について説明したが、第2の発
明はこれに限定されるものではなく、第9図(a)に示
すように、熱酸化Siogによる絶縁膜7とCVDSi
O2による絶縁膜6とから構成する絶縁性が向上する点
で好ましいトレンチ・アイソレーション構造の場合であ
ってもよく、第9図(b)に示すように、熱酸化Sin
!による絶縁膜7と、支持基板1と電気的に接続され素
子基板3上部まで被膜された導体膜8とCV D S
i Otによる絶縁膜6とトレンチ5上部に形成された
絶縁膜9とから構成するトレンチ・アイソレーション構
造の場合(トレンチ5内の素子基板3側に電圧がかかっ
てもよい場合の好ましい構造例)であってもよく、第9
図(c)に示すように、熱酸化S i O,による絶縁
膜7と、支持基板1と電気的に接続され素子基板3にま
で達しないように被膜された導体膜8とCVD5 iO
□による絶縁膜6とから構成するトレンチ・アイソレー
ション構造の場合(トレンチ5内の素子基板3側に電圧
がかかってほしく、ない場合の好ましい構造例)であっ
てもよく、第9図(d)に示すように、第9図(b)及
び第9図(c)の各々のトレンチ・アイソレーション構
造のものを組み合わせて構成する場合であってもよい。
による絶縁膜6のみを埋め込み構成するトレンチ・アイ
ソレーション構造の場合について説明したが、第2の発
明はこれに限定されるものではなく、第9図(a)に示
すように、熱酸化Siogによる絶縁膜7とCVDSi
O2による絶縁膜6とから構成する絶縁性が向上する点
で好ましいトレンチ・アイソレーション構造の場合であ
ってもよく、第9図(b)に示すように、熱酸化Sin
!による絶縁膜7と、支持基板1と電気的に接続され素
子基板3上部まで被膜された導体膜8とCV D S
i Otによる絶縁膜6とトレンチ5上部に形成された
絶縁膜9とから構成するトレンチ・アイソレーション構
造の場合(トレンチ5内の素子基板3側に電圧がかかっ
てもよい場合の好ましい構造例)であってもよく、第9
図(c)に示すように、熱酸化S i O,による絶縁
膜7と、支持基板1と電気的に接続され素子基板3にま
で達しないように被膜された導体膜8とCVD5 iO
□による絶縁膜6とから構成するトレンチ・アイソレー
ション構造の場合(トレンチ5内の素子基板3側に電圧
がかかってほしく、ない場合の好ましい構造例)であっ
てもよく、第9図(d)に示すように、第9図(b)及
び第9図(c)の各々のトレンチ・アイソレーション構
造のものを組み合わせて構成する場合であってもよい。
また、第9図(8)に示すように、熱酸化Stowによ
る絶縁膜7と、支持基板1と電気的に接続され素子基板
3上部まで充填された導体膜lOとトレンチ5上部に形
成された絶縁膜9とから構成するトレンチ・アイソレー
ション構造の場合(トレンチ5内の素子基板3側に電圧
がかかってもよい場合の好ましい構造例)であってもよ
く、第9図(f)に示すように、熱酸化Sin、による
絶縁膜7と、支持基板1と電気的に接続され素子基板3
にまで達しないように充填された導体膜10とCVD5
iOtによる絶縁膜6とから構成するトレンチ・アイ
ソレーション構造の場合(トレンチ5内の素子基板3側
に電圧がかかってほしくない場合の好ましい構造例)で
あってもよく、第9図(g)に示すように、第9図(e
)及び第9図(f)の各々のトレンチ・アイソレーショ
ン構造のものを組み合わせて構成する場合であってもよ
い。
る絶縁膜7と、支持基板1と電気的に接続され素子基板
3上部まで充填された導体膜lOとトレンチ5上部に形
成された絶縁膜9とから構成するトレンチ・アイソレー
ション構造の場合(トレンチ5内の素子基板3側に電圧
がかかってもよい場合の好ましい構造例)であってもよ
く、第9図(f)に示すように、熱酸化Sin、による
絶縁膜7と、支持基板1と電気的に接続され素子基板3
にまで達しないように充填された導体膜10とCVD5
iOtによる絶縁膜6とから構成するトレンチ・アイ
ソレーション構造の場合(トレンチ5内の素子基板3側
に電圧がかかってほしくない場合の好ましい構造例)で
あってもよく、第9図(g)に示すように、第9図(e
)及び第9図(f)の各々のトレンチ・アイソレーショ
ン構造のものを組み合わせて構成する場合であってもよ
い。
上記各実施例は、トレンチ・アイソレーション構造のも
のについて説明したが、第2の発明はこれに限定される
ものではなく、トレンチ・キャパシター構造の場合であ
ってもよく、例えば第10図(a)に示すように、熱酸
化Singによる絶縁膜7と、キャパシタ電極11a、
11bおよび誘電体膜として機能する絶縁膜12からな
るキャパシタ部とから構成するトレンチ・キャパシター
構造の場合であってもよく、第1O図(b)に示すよう
に、熱酸化SiO□による絶縁膜7と、キャパシタ電極
11a、llbおよび誘電体膜として機能する絶縁膜1
2からなるキャパシタ部と、絶縁膜7及びキャパシタ電
極11a間に形成された絶縁膜13とから構成する絶縁
性が向上する点で好ましいトレンチ・キャパシター構造
の場合であってもよく、第10図(c)に示すように、
熱酸化Sin、による絶縁膜7と、キャパシタ電極11
a、11bおよび誘電体膜として機能する絶縁膜12.
14からなるキャパシタ部と、絶縁膜7及びキャパシタ
電極11間に形成された絶縁膜13とから構成する絶縁
性が向上し、かつ容量を大きく採れる点で好ましいトレ
ンチ・キャパシター構造の場合であってもよい。
のについて説明したが、第2の発明はこれに限定される
ものではなく、トレンチ・キャパシター構造の場合であ
ってもよく、例えば第10図(a)に示すように、熱酸
化Singによる絶縁膜7と、キャパシタ電極11a、
11bおよび誘電体膜として機能する絶縁膜12からな
るキャパシタ部とから構成するトレンチ・キャパシター
構造の場合であってもよく、第1O図(b)に示すよう
に、熱酸化SiO□による絶縁膜7と、キャパシタ電極
11a、llbおよび誘電体膜として機能する絶縁膜1
2からなるキャパシタ部と、絶縁膜7及びキャパシタ電
極11a間に形成された絶縁膜13とから構成する絶縁
性が向上する点で好ましいトレンチ・キャパシター構造
の場合であってもよく、第10図(c)に示すように、
熱酸化Sin、による絶縁膜7と、キャパシタ電極11
a、11bおよび誘電体膜として機能する絶縁膜12.
14からなるキャパシタ部と、絶縁膜7及びキャパシタ
電極11間に形成された絶縁膜13とから構成する絶縁
性が向上し、かつ容量を大きく採れる点で好ましいトレ
ンチ・キャパシター構造の場合であってもよい。
第1、第2の発明によれば、トレンチ内をクリーニング
処理する際、支持基板と素子基板の剥がれを生じ難くす
ることができるという効果がある。
処理する際、支持基板と素子基板の剥がれを生じ難くす
ることができるという効果がある。
第1図〜゛第3図は第1の発明に係る半導体装置の一実
施例を説明する図であり、 第1図は第1の発明の一実施例の構造を示す断面図、 第2図は第1の発明の二実施例の製造方法を説明する図
、 第3図は第1の発明の一実施例の効果を説明する図、 第4図及び第5図は第1の発明の他の実施例を説明する
図、 第6図〜第8図は第2の発明に係る半導体装置の一実施
例を説明する図であり、 第6図は第2の発明の一実施例の構造を示す断面図、 第7図は第2の発明の一実施例の製造方法を説明する図
、 第8図は第2の発明の一実施例の効果を説明する図、 第9図及び第10図は第2の発明の他の実施例を説明す
る図、 第11図は従来例の構造を示す断面図である。 2・・・・・・絶縁膜( 3・・・・・・素子基板、 4a、4b・・・・・・接着面、 5・・・・・・トレンチ。 1・・・・・・支持基板、 第1の発明の一実施例の構造を示す断面図第工図 第1の発明の一実施例の製造方法を説明する図第2図 (Kg/cm”) 第1の発明の一実施例の効果を説明する図第 図 第1の発明の他の実施例を説明する図 第4図 fJlの発明の他の実施例を説明する図第 図 第1の発明の他の実施例を説明する図 第 図 第2の発明の一実施例の構造を示す断面図第 図 −29( (Kg/am”) 第2の発明の一実施例の効果を説明する図第 図 第2の発明の他の実施例を説明する図 第 図 第2の発明の他の実施例を説明する図 第 図
施例を説明する図であり、 第1図は第1の発明の一実施例の構造を示す断面図、 第2図は第1の発明の二実施例の製造方法を説明する図
、 第3図は第1の発明の一実施例の効果を説明する図、 第4図及び第5図は第1の発明の他の実施例を説明する
図、 第6図〜第8図は第2の発明に係る半導体装置の一実施
例を説明する図であり、 第6図は第2の発明の一実施例の構造を示す断面図、 第7図は第2の発明の一実施例の製造方法を説明する図
、 第8図は第2の発明の一実施例の効果を説明する図、 第9図及び第10図は第2の発明の他の実施例を説明す
る図、 第11図は従来例の構造を示す断面図である。 2・・・・・・絶縁膜( 3・・・・・・素子基板、 4a、4b・・・・・・接着面、 5・・・・・・トレンチ。 1・・・・・・支持基板、 第1の発明の一実施例の構造を示す断面図第工図 第1の発明の一実施例の製造方法を説明する図第2図 (Kg/cm”) 第1の発明の一実施例の効果を説明する図第 図 第1の発明の他の実施例を説明する図 第4図 fJlの発明の他の実施例を説明する図第 図 第1の発明の他の実施例を説明する図 第 図 第2の発明の一実施例の構造を示す断面図第 図 −29( (Kg/am”) 第2の発明の一実施例の効果を説明する図第 図 第2の発明の他の実施例を説明する図 第 図 第2の発明の他の実施例を説明する図 第 図
Claims (2)
- (1)半導体からなる支持基板と、半導体からなる素子
基板が絶縁膜を介して貼り合わせ接着される接着面を有
し、トレンチが該素子基板から該絶縁膜を突き抜けて該
支持基板に達するまで形成されてなる半導体装置であっ
て、 該接着面が該素子基板と該絶縁膜の界面に少なくともあ
ることを特徴とする半導体装置。 - (2)半導体からなる支持基板と、半導体からなる素子
基板が絶縁膜を介して貼り合わせ接着される接着面を有
し、トレンチが該素子基板から該絶縁膜を突き抜けて該
支持基板に達するまで形成されてなる半導体装置であっ
て、 該接着面が該支持基板と該絶縁膜の界面に少なくともあ
ることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21347689A JPH0376249A (ja) | 1989-08-18 | 1989-08-18 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21347689A JPH0376249A (ja) | 1989-08-18 | 1989-08-18 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0376249A true JPH0376249A (ja) | 1991-04-02 |
Family
ID=16639834
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21347689A Pending JPH0376249A (ja) | 1989-08-18 | 1989-08-18 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0376249A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03290948A (ja) * | 1989-12-20 | 1991-12-20 | Nec Corp | 半導体装置 |
US5443661A (en) * | 1993-07-27 | 1995-08-22 | Nec Corporation | SOI (silicon on insulator) substrate with enhanced gettering effects |
US5561076A (en) * | 1992-04-02 | 1996-10-01 | Nec Corporation | Method of fabricating an isolation region for a semiconductor device using liquid phase deposition |
US5994199A (en) * | 1993-07-12 | 1999-11-30 | Nec Corporation | Method for fabricating semiconductor device on SOI substrate |
-
1989
- 1989-08-18 JP JP21347689A patent/JPH0376249A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03290948A (ja) * | 1989-12-20 | 1991-12-20 | Nec Corp | 半導体装置 |
US5561076A (en) * | 1992-04-02 | 1996-10-01 | Nec Corporation | Method of fabricating an isolation region for a semiconductor device using liquid phase deposition |
US5994199A (en) * | 1993-07-12 | 1999-11-30 | Nec Corporation | Method for fabricating semiconductor device on SOI substrate |
US5443661A (en) * | 1993-07-27 | 1995-08-22 | Nec Corporation | SOI (silicon on insulator) substrate with enhanced gettering effects |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100438163B1 (ko) | 반도체 장치 및 그의 제조방법 | |
US5930648A (en) | Semiconductor memory device having different substrate thickness between memory cell area and peripheral area and manufacturing method thereof | |
US5663588A (en) | Semiconductor device having an SOI structure of mesa isolation type and manufacturing method therefor | |
JPH09260669A (ja) | 半導体装置とその製造方法 | |
US5882981A (en) | Mesa isolation Refill Process for Silicon on Insulator Technology Using Flowage Oxides as the Refill Material | |
JPH0715943B2 (ja) | 半導体装置の製造方法 | |
JP2796012B2 (ja) | 半導体装置及びその製造方法 | |
JPH0376249A (ja) | 半導体装置 | |
JPH07161936A (ja) | 半導体記憶装置とその製造方法 | |
JP2763107B2 (ja) | 誘電体分離半導体基板およびその製造方法 | |
US20070063349A1 (en) | Interconnect structure and method of manufacturing the same | |
US5589419A (en) | Process for fabricating semiconductor device having a multilevel interconnection | |
JP3264402B2 (ja) | 半導体装置 | |
JP3127253B2 (ja) | Soi型半導体装置およびその製造方法 | |
JPH03180070A (ja) | 半導体装置及びその製造方法 | |
JPH06125055A (ja) | 半導体記憶装置の製造方法 | |
JPS6054472A (ja) | 半導体記憶装置およびその製造方法 | |
JP2874463B2 (ja) | 半導体装置の製造方法 | |
JP2002064146A (ja) | Soi半導体装置およびその製造方法 | |
JP3242478B2 (ja) | 高耐圧半導体装置 | |
JP3277957B2 (ja) | Soi半導体装置の製造方法 | |
JP2000294623A (ja) | 誘電体分離基板の製造方法 | |
JPH05267438A (ja) | 接着型誘電体分離半導体基板 | |
JPH10261671A (ja) | 半導体装置及びその製造方法 | |
JPH1197522A (ja) | 誘電体分離基板およびその製造方法 |