JP2002064146A - Ｓｏｉ半導体装置およびその製造方法 - Google Patents
Ｓｏｉ半導体装置およびその製造方法Info
- Publication number
- JP2002064146A JP2002064146A JP2001196104A JP2001196104A JP2002064146A JP 2002064146 A JP2002064146 A JP 2002064146A JP 2001196104 A JP2001196104 A JP 2001196104A JP 2001196104 A JP2001196104 A JP 2001196104A JP 2002064146 A JP2002064146 A JP 2002064146A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- trench
- semiconductor device
- forming
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 63
- 238000004519 manufacturing process Methods 0.000 title description 3
- 239000000758 substrate Substances 0.000 claims abstract description 69
- 239000003990 capacitor Substances 0.000 claims abstract description 46
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 44
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 44
- 239000010703 silicon Substances 0.000 claims abstract description 44
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 16
- 239000000463 material Substances 0.000 claims abstract description 9
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 8
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 39
- 230000003647 oxidation Effects 0.000 claims description 26
- 238000007254 oxidation reaction Methods 0.000 claims description 26
- 239000012212 insulator Substances 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 9
- 239000011810 insulating material Substances 0.000 claims description 6
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 claims 1
- 230000000873 masking effect Effects 0.000 description 12
- 230000008569 process Effects 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 ＳＯＩ基板中に形成され、ベース基板層、絶
縁層およびシリコン層を貫通して形成された少なくとも
１個のトレンチを含むトレンチキャパシタを具えた半導
体装置を得る。 【解決手段】 ベース基板層１１０、絶縁層１１５およ
びシリコン層１２０を含むＳＯＩ基板と、上記ＳＯＩ基
板中に形成され、ベース基板層１１０、絶縁層１１５お
よびシリコン層１２０を通して形成された少なくとも１
個のトレンチを含むトレンチキャパシタとを含み、少な
くとも１個のトレンチはその中に形成された少なくとも
１つの二酸化珪素の層１６０を含んでいる。好ましい実
施形態では、少なくとも１個のトレンチ内に配置された
半導体材料１９０は半導体キャパシタの電極を形成し、
少なくとも１個のトレンチに隣接して位置するＳＯＩ基
板の半導体材料は上記トレンチキャパシタの第２の電極
を形成している。
縁層およびシリコン層を貫通して形成された少なくとも
１個のトレンチを含むトレンチキャパシタを具えた半導
体装置を得る。 【解決手段】 ベース基板層１１０、絶縁層１１５およ
びシリコン層１２０を含むＳＯＩ基板と、上記ＳＯＩ基
板中に形成され、ベース基板層１１０、絶縁層１１５お
よびシリコン層１２０を通して形成された少なくとも１
個のトレンチを含むトレンチキャパシタとを含み、少な
くとも１個のトレンチはその中に形成された少なくとも
１つの二酸化珪素の層１６０を含んでいる。好ましい実
施形態では、少なくとも１個のトレンチ内に配置された
半導体材料１９０は半導体キャパシタの電極を形成し、
少なくとも１個のトレンチに隣接して位置するＳＯＩ基
板の半導体材料は上記トレンチキャパシタの第２の電極
を形成している。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置およびこ
の半導体装置を形成する方法に関し、特にキャパシタお
よびこのキャパシタを形成する方法に関するものであ
る。
の半導体装置を形成する方法に関し、特にキャパシタお
よびこのキャパシタを形成する方法に関するものであ
る。
【０００２】
【従来の技術】半導体装置は、通常、例えば電荷蓄積の
ような各種の機能を実行するためにキャパシタを使用し
ている。通常のキャパシタは誘電体絶縁材料によって互
いに分離された２個の電極、すなわち“プレート”を含
んでいる。電極は、通常導電性材料または半導体材料で
形成されている。電荷を蓄積するキャパシタの能力はキ
ャパシタの面積に依存している。大抵のキャパシタは半
導体基板の表面上に形成されているので、（電荷保持容
量を増大させるために）キャパシタの面積が増大する
と、半導体基板上で他の装置用として利用される残され
た面積は減少する。そのため、キャパシタによって占有
される表面積を減少させるために、半導体業界ではトレ
ンチキャパシタ（溝形容量：ｔｒｅｎｃｈ ｃａｐａｃ
ｉｔｏｒ）が好んで利用されるようになってきた。
ような各種の機能を実行するためにキャパシタを使用し
ている。通常のキャパシタは誘電体絶縁材料によって互
いに分離された２個の電極、すなわち“プレート”を含
んでいる。電極は、通常導電性材料または半導体材料で
形成されている。電荷を蓄積するキャパシタの能力はキ
ャパシタの面積に依存している。大抵のキャパシタは半
導体基板の表面上に形成されているので、（電荷保持容
量を増大させるために）キャパシタの面積が増大する
と、半導体基板上で他の装置用として利用される残され
た面積は減少する。そのため、キャパシタによって占有
される表面積を減少させるために、半導体業界ではトレ
ンチキャパシタ（溝形容量：ｔｒｅｎｃｈ ｃａｐａｃ
ｉｔｏｒ）が好んで利用されるようになってきた。
【０００３】トレンチキャパシタは半導体基板の表面か
ら下方向に伸びている。従って、キャパシタを半導体基
板の表面上に形成する代わりに、このキャパシタは半導
体基板中に掘られたトレンチ（溝）の形に形成される。
従って、キャパシタの面積（および実質的にキャパシタ
の電荷保持能力）はトレンチの深さおよび幅を増大させ
ることにより大きくなる。半導体基板の表面下にキャパ
シタを形成すると、半導体基板の表面上の面積を別の装
置のために使用する自由度が高くなる。
ら下方向に伸びている。従って、キャパシタを半導体基
板の表面上に形成する代わりに、このキャパシタは半導
体基板中に掘られたトレンチ（溝）の形に形成される。
従って、キャパシタの面積（および実質的にキャパシタ
の電荷保持能力）はトレンチの深さおよび幅を増大させ
ることにより大きくなる。半導体基板の表面下にキャパ
シタを形成すると、半導体基板の表面上の面積を別の装
置のために使用する自由度が高くなる。
【０００４】
【発明が解決しようとする課題】半導体工業における最
近の傾向は、シリコン−オン−インシュレータ（シリコ
ン−オン−絶縁物：ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌ
ａｔｏｒ、以下ではＳＯＩと称す）半導体基板を使用す
る傾向がある。標準のＳＯＩ基板はドープされたベース
基板層（典型的にはシリコンで形成される）、絶縁層、
および上位ドープシリコン層を含んでいる。ＳＯＩ基板
は、上位シリコン層中に形成された有効装置がベース基
板層から絶縁されているので好都合である。従って、基
板を通る漏洩は最少になり、基板への関連する電気的結
合は減少または除かれる。しかしながら、ＳＯＩ基板を
使用すると、（例えばトレンチキャパシタを形成するた
めに使用される）基板中に形成されるトレンチ開口は、
トレンチキャパシタが充分な面積を持つようにするため
に絶縁層を通して伸びる必要があり、そのため上位シリ
コン層をベース基板層に対して露出される。その結果、
シリコンベース基板層は上位シリコン層に電気的に短絡
される可能性があるという問題がある。
近の傾向は、シリコン−オン−インシュレータ（シリコ
ン−オン−絶縁物：ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌ
ａｔｏｒ、以下ではＳＯＩと称す）半導体基板を使用す
る傾向がある。標準のＳＯＩ基板はドープされたベース
基板層（典型的にはシリコンで形成される）、絶縁層、
および上位ドープシリコン層を含んでいる。ＳＯＩ基板
は、上位シリコン層中に形成された有効装置がベース基
板層から絶縁されているので好都合である。従って、基
板を通る漏洩は最少になり、基板への関連する電気的結
合は減少または除かれる。しかしながら、ＳＯＩ基板を
使用すると、（例えばトレンチキャパシタを形成するた
めに使用される）基板中に形成されるトレンチ開口は、
トレンチキャパシタが充分な面積を持つようにするため
に絶縁層を通して伸びる必要があり、そのため上位シリ
コン層をベース基板層に対して露出される。その結果、
シリコンベース基板層は上位シリコン層に電気的に短絡
される可能性があるという問題がある。
【０００５】従って、現在はＳＯＩ基板のシリコンベー
ス基板層中に少なくとも部分的に形成されたトレンチキ
ャパシタに対する要求があり、このキャパシタはＳＯＩ
基板のシリコンベース基板層と上位シリコン層との間の
電気的絶縁を与える。
ス基板層中に少なくとも部分的に形成されたトレンチキ
ャパシタに対する要求があり、このキャパシタはＳＯＩ
基板のシリコンベース基板層と上位シリコン層との間の
電気的絶縁を与える。
【０００６】
【課題を解決するための手段】本発明は、ベース基板層
と絶縁層とシリコン層とを含むＳＯＩ（シリコン−オン
−インシュレータ）基板と、上記ＳＯＩ基板中に形成さ
れ、ベース基板層、絶縁層およびシリコン層を通して伸
びる少なくとも１個のトレンチを含むトレンチキャパシ
タとを含み、少なくとも１個のトレンチはそこに形成さ
れた少なくとも１つの絶縁層を含んでいる。
と絶縁層とシリコン層とを含むＳＯＩ（シリコン−オン
−インシュレータ）基板と、上記ＳＯＩ基板中に形成さ
れ、ベース基板層、絶縁層およびシリコン層を通して伸
びる少なくとも１個のトレンチを含むトレンチキャパシ
タとを含み、少なくとも１個のトレンチはそこに形成さ
れた少なくとも１つの絶縁層を含んでいる。
【０００７】本発明の上記の特徴、効果および他の特
徴、効果については、次の添付の図面を参照した本発明
の好ましい実施例の説明から十分に理解することができ
よう。図１乃至１１は本発明の例示の実施例によるキャ
パシタおよびコンタクト（接触）構造を形成するために
使用される処理工程（プロセス）のシーケンスを示して
いる。
徴、効果については、次の添付の図面を参照した本発明
の好ましい実施例の説明から十分に理解することができ
よう。図１乃至１１は本発明の例示の実施例によるキャ
パシタおよびコンタクト（接触）構造を形成するために
使用される処理工程（プロセス）のシーケンスを示して
いる。
【０００８】
【発明の実施の形態】図１乃至１１を参照すると、これ
には本発明の例示の実施形態による半導体キャパシタ装
置１００を形成する処理工程が示されている。
には本発明の例示の実施形態による半導体キャパシタ装
置１００を形成する処理工程が示されている。
【０００９】図１は、半導体ベース基板層１１０、絶縁
層１１５、およびシリコン層１２０からなるＳＯＩ（シ
リコン−オン−インシュレータ：ｓｉｌｉｃｏｎ−ｏｎ
−ｉｎｓｕｌａｔｏｒ）を示す。半導体製造業界で周知
のように、半導体ベース基板層１１０はシリコン（Ｓ
ｉ）ウエハで形成されているが、本発明の範囲内で半導
体ベース基板層として他の材料を使用することもでき
る。絶縁層１１５は二酸化珪素（ＳｉＯ２）で形成する
ことができるが、他の絶縁物も使用することができる。
シリコン層１２０は、結晶シリコン層、アモルファスシ
リコン層でよいし、多結晶シリコン層（通常ポリシリコ
ンと称される）でもよい。絶縁層１１５の厚みは２００
オングストローム乃至６０００オングストロームの範囲
でよく、シリコン層１２０の厚みは５００オングストロ
ーム乃至４０００オングストロームの範囲でよい。しか
しながら、上記の範囲は単なる考えられる提案された寸
法で、絶縁層１１５およびシリコン層１２０の厚みは任
意適当な範囲でよい。
層１１５、およびシリコン層１２０からなるＳＯＩ（シ
リコン−オン−インシュレータ：ｓｉｌｉｃｏｎ−ｏｎ
−ｉｎｓｕｌａｔｏｒ）を示す。半導体製造業界で周知
のように、半導体ベース基板層１１０はシリコン（Ｓ
ｉ）ウエハで形成されているが、本発明の範囲内で半導
体ベース基板層として他の材料を使用することもでき
る。絶縁層１１５は二酸化珪素（ＳｉＯ２）で形成する
ことができるが、他の絶縁物も使用することができる。
シリコン層１２０は、結晶シリコン層、アモルファスシ
リコン層でよいし、多結晶シリコン層（通常ポリシリコ
ンと称される）でもよい。絶縁層１１５の厚みは２００
オングストローム乃至６０００オングストロームの範囲
でよく、シリコン層１２０の厚みは５００オングストロ
ーム乃至４０００オングストロームの範囲でよい。しか
しながら、上記の範囲は単なる考えられる提案された寸
法で、絶縁層１１５およびシリコン層１２０の厚みは任
意適当な範囲でよい。
【００１０】図２は処理工程の第２ステップを示し、こ
の第２ステップではシリコン層１２０上に第２の絶縁層
１２５と耐酸化膜層１３０が連続して形成（配置）され
る。上述のように第２の絶縁層１２５はＳｉＯ２または
他の適当な絶縁物でよい。耐酸化膜層１３０は窒化珪素
（Ｓｉ３Ｎ４）、窒化チタン（ＴｉＮ）、窒化タングス
テン（ＷＮ）、窒化タンタル（ＴａＮ）、あるいは他の
任意適当な耐酸化材料で形成される。第２の絶縁層１２
５の厚みは１００オングストローム乃至５００オングス
トロームの範囲でよい。耐酸化膜層１３０の厚みは５０
オングストローム乃至５０００オングストロームの範囲
にあり、好ましくは３００乃至６００オングストローム
の範囲にある。第２の絶縁層１２５と耐酸化膜層１３０
は半導体製造業界で周知の処理工程によってシリコン層
１２０上に形成される。
の第２ステップではシリコン層１２０上に第２の絶縁層
１２５と耐酸化膜層１３０が連続して形成（配置）され
る。上述のように第２の絶縁層１２５はＳｉＯ２または
他の適当な絶縁物でよい。耐酸化膜層１３０は窒化珪素
（Ｓｉ３Ｎ４）、窒化チタン（ＴｉＮ）、窒化タングス
テン（ＷＮ）、窒化タンタル（ＴａＮ）、あるいは他の
任意適当な耐酸化材料で形成される。第２の絶縁層１２
５の厚みは１００オングストローム乃至５００オングス
トロームの範囲でよい。耐酸化膜層１３０の厚みは５０
オングストローム乃至５０００オングストロームの範囲
にあり、好ましくは３００乃至６００オングストローム
の範囲にある。第２の絶縁層１２５と耐酸化膜層１３０
は半導体製造業界で周知の処理工程によってシリコン層
１２０上に形成される。
【００１１】図３は処理工程の第３ステップを示し、こ
の第３ステップではトレンチ３００、３１０が形成さ
れ、これらのトレンチにはシリコン（好ましくはドープ
されたポリシリコン）のような導電性材料１３５が充填
される。トレンチ３００、３１０はエッチングあるいは
他の周知の方法で形成される。トレンチ３００、３１０
は後程説明するようにトレンチキャパシタの各別の端子
を形成するために使用される。図３に示すように、トレ
ンチ３００、３１０は好ましくは少なくとも部分的にベ
ース基板層１１０まで伸びている。トレンチ３００の幅
は好ましくは０．１ミクロンから２乃至３ミクロンの範
囲で変更され、トレンチの深さは好ましくは０．５ミク
ロン乃至６ミクロンの範囲で変更される。トレンチ３０
０の“アスペクト比”は深さ対幅の比として定義され、
好ましくは６以下または６に等しい。トレンチ３１０は
トレンチ３００と同じまたは同等の寸法を有するもので
よいが、このような寸法は必須ではない。簡単にするた
めに、トレンチ３００と３１０は図では同じ寸法を有す
るものとして示されている。トレンチ３００はトレンチ
キャパシタを形成し、トレンチ３１０はＳＯＩ基板のベ
ース基板層１１０を接続するコンタクト構造を形成す
る。導電層１３５はベース基板層上１２０にエピタキシ
ャルシリコンを成長させることによって、あるいは当技
術分野で周知のデポジション（堆積）処理（例えば化学
蒸着法：ＣＶＤ）によって形成される。
の第３ステップではトレンチ３００、３１０が形成さ
れ、これらのトレンチにはシリコン（好ましくはドープ
されたポリシリコン）のような導電性材料１３５が充填
される。トレンチ３００、３１０はエッチングあるいは
他の周知の方法で形成される。トレンチ３００、３１０
は後程説明するようにトレンチキャパシタの各別の端子
を形成するために使用される。図３に示すように、トレ
ンチ３００、３１０は好ましくは少なくとも部分的にベ
ース基板層１１０まで伸びている。トレンチ３００の幅
は好ましくは０．１ミクロンから２乃至３ミクロンの範
囲で変更され、トレンチの深さは好ましくは０．５ミク
ロン乃至６ミクロンの範囲で変更される。トレンチ３０
０の“アスペクト比”は深さ対幅の比として定義され、
好ましくは６以下または６に等しい。トレンチ３１０は
トレンチ３００と同じまたは同等の寸法を有するもので
よいが、このような寸法は必須ではない。簡単にするた
めに、トレンチ３００と３１０は図では同じ寸法を有す
るものとして示されている。トレンチ３００はトレンチ
キャパシタを形成し、トレンチ３１０はＳＯＩ基板のベ
ース基板層１１０を接続するコンタクト構造を形成す
る。導電層１３５はベース基板層上１２０にエピタキシ
ャルシリコンを成長させることによって、あるいは当技
術分野で周知のデポジション（堆積）処理（例えば化学
蒸着法：ＣＶＤ）によって形成される。
【００１２】図４は処理工程の第４ステップを示し、こ
の第４ステップでは第２の耐酸化膜層１４０が装置１０
０の上位表面上に形成される。第１の耐酸化膜層１３０
と同様に、第２の耐酸化膜層１４０もＳｉ３Ｎ４、Ｔｉ
Ｎ、ＷＮ、ＴａＮ、あるいは他の任意適当な耐酸化材料
で形成される。耐酸化膜層１４０は好ましくは５０オン
グストローム乃至５００オングストロームの範囲の厚み
を持っている。第２の耐酸化膜層１４０は、ベース基板
層１１０と上位シリコン層１２０との間で生じる可能性
のある電気的短絡を実質的に防止する。
の第４ステップでは第２の耐酸化膜層１４０が装置１０
０の上位表面上に形成される。第１の耐酸化膜層１３０
と同様に、第２の耐酸化膜層１４０もＳｉ３Ｎ４、Ｔｉ
Ｎ、ＷＮ、ＴａＮ、あるいは他の任意適当な耐酸化材料
で形成される。耐酸化膜層１４０は好ましくは５０オン
グストローム乃至５００オングストロームの範囲の厚み
を持っている。第２の耐酸化膜層１４０は、ベース基板
層１１０と上位シリコン層１２０との間で生じる可能性
のある電気的短絡を実質的に防止する。
【００１３】図５は処理工程の第５ステップを示し、こ
の第５ステップでは装置１００の上位表面上の指定され
た部分にマスキングフィルム１５０がデポジット（堆
積）される。マスキングフィルム１５０は好ましくはフ
ォトレジスト材料で形成されるが、他の適当なマスキン
グフィルムも同様に使用される。例示の実施例では、マ
スキングフィルム１５０はトレンチ３００を除く装置１
００の上位表面上のすべての部分を覆っている。
の第５ステップでは装置１００の上位表面上の指定され
た部分にマスキングフィルム１５０がデポジット（堆
積）される。マスキングフィルム１５０は好ましくはフ
ォトレジスト材料で形成されるが、他の適当なマスキン
グフィルムも同様に使用される。例示の実施例では、マ
スキングフィルム１５０はトレンチ３００を除く装置１
００の上位表面上のすべての部分を覆っている。
【００１４】図６に示すように、マスキング層１５０が
デポジットされた後、露光され、トレンチ３００内にデ
ポジットされた第２の耐酸化膜層１４０の部分がエッチ
ングにより除去され、トレンチ３００の底の導電層１３
５を露出させる。
デポジットされた後、露光され、トレンチ３００内にデ
ポジットされた第２の耐酸化膜層１４０の部分がエッチ
ングにより除去され、トレンチ３００の底の導電層１３
５を露出させる。
【００１５】図７は処理工程の第６ステップを示し、こ
の第６ステップではトレンチ３００内の導電層１３５上
に第３の絶縁層１６０が形成される。第３の絶縁層は好
ましくは二酸化珪素で形成されるが、他の好ましい絶縁
物で形成することもできる。第３の絶縁層は（導電層が
シリコンで形成されている場合は）導電層１３５上に二
酸化珪素を成長させることにより形成され、あるいはデ
ポジションで形成される（この場合は、当技術分野で周
知のように付加マスキングステップを必要とする）。第
３の絶縁層１６０は好ましくは１平方ミクロン乃至５０
０平方ミクロンの範囲の面積を持っている。
の第６ステップではトレンチ３００内の導電層１３５上
に第３の絶縁層１６０が形成される。第３の絶縁層は好
ましくは二酸化珪素で形成されるが、他の好ましい絶縁
物で形成することもできる。第３の絶縁層は（導電層が
シリコンで形成されている場合は）導電層１３５上に二
酸化珪素を成長させることにより形成され、あるいはデ
ポジションで形成される（この場合は、当技術分野で周
知のように付加マスキングステップを必要とする）。第
３の絶縁層１６０は好ましくは１平方ミクロン乃至５０
０平方ミクロンの範囲の面積を持っている。
【００１６】図８は処理工程の第７ステップを示し、第
７ステップでは、第２の耐酸化膜層１４０の部分が除去
される。トレンチ３１０の底から第２の耐酸化膜層１４
０を除去するために第２のマスキング層１６５と異方性
エッチング処理が使用され、また上記第２のマスキング
層１６５および第２の耐酸化膜層１４０はその後それぞ
れ装置１００の上位表面から除去される。
７ステップでは、第２の耐酸化膜層１４０の部分が除去
される。トレンチ３１０の底から第２の耐酸化膜層１４
０を除去するために第２のマスキング層１６５と異方性
エッチング処理が使用され、また上記第２のマスキング
層１６５および第２の耐酸化膜層１４０はその後それぞ
れ装置１００の上位表面から除去される。
【００１７】図９は処理工程の第８ステップを示し、第
８ステップではトレンチ３００、３１０の双方に充填す
るために第２の導電層１７０が使用される。第２の導電
層１７０はシリコンで形成され、好ましくはポリシリコ
ンで形成される。初めに第２の導電層１７０がトレンチ
３００、３１０にデポジット（堆積）され、次いで装置
１００の上位表面は（例えば化学機械研磨（ＣＭＰ：Ｃ
ｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈ
ｉｎｇ）のような周知の技法を使用して）平坦化され、
図９に示す装置が形成される。
８ステップではトレンチ３００、３１０の双方に充填す
るために第２の導電層１７０が使用される。第２の導電
層１７０はシリコンで形成され、好ましくはポリシリコ
ンで形成される。初めに第２の導電層１７０がトレンチ
３００、３１０にデポジット（堆積）され、次いで装置
１００の上位表面は（例えば化学機械研磨（ＣＭＰ：Ｃ
ｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈ
ｉｎｇ）のような周知の技法を使用して）平坦化され、
図９に示す装置が形成される。
【００１８】図１０は処理工程の第９ステップを示し、
第９ステップでは、誘電体層１８０が装置上にデポジッ
ト（堆積）され、トレンチ３００、３１０上の部分がエ
ッチングにより除去される。誘電体層１８０は、窒化珪
素（Ｓｉ３Ｎ４）、二酸化珪素（ＳｉＯ２）、オキシ窒
化珪素（ＳｉＯＮ）、あるいは他の適当な誘電体材料で
形成される。誘電体層１８０は化学成長法（ＣＶＤ：ｃ
ｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）
のような当技術分野で周知の方法によってデポジット
（堆積）される。装置１００の全表面上に誘電体層１８
０を形成した後、該誘電体層１８０中にバイア（ｖｉ
ａ：孔、通路）１８１、１８２がエッチングにより形成
されて、トレンチ３００、３１０を露出させる。バイア
１８１、１８２は当技術分野で周知のパターニング（パ
ターン形成）とエッチング技法を使用して形成される。
第９ステップでは、誘電体層１８０が装置上にデポジッ
ト（堆積）され、トレンチ３００、３１０上の部分がエ
ッチングにより除去される。誘電体層１８０は、窒化珪
素（Ｓｉ３Ｎ４）、二酸化珪素（ＳｉＯ２）、オキシ窒
化珪素（ＳｉＯＮ）、あるいは他の適当な誘電体材料で
形成される。誘電体層１８０は化学成長法（ＣＶＤ：ｃ
ｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）
のような当技術分野で周知の方法によってデポジット
（堆積）される。装置１００の全表面上に誘電体層１８
０を形成した後、該誘電体層１８０中にバイア（ｖｉ
ａ：孔、通路）１８１、１８２がエッチングにより形成
されて、トレンチ３００、３１０を露出させる。バイア
１８１、１８２は当技術分野で周知のパターニング（パ
ターン形成）とエッチング技法を使用して形成される。
【００１９】図１１は処理工程の第１０（最終）ステッ
プを示し、第１０ステップでは、導電性コンタクト（導
電性接触部）１９０が装置１００の上位表面上に形成さ
れる。導電性コンタクト１９０はキャパシタ装置１００
に電気信号を結合することのできる信号コンタクトラン
ディング（信号接触結合部）となっている。導電性コン
タクトは任意の適当な導体で形成することができるが、
金属が好ましい。この時点で装置１００の上位表面は
（ＣＭＰあるいは他の方法により）平坦化されて、誘電
体層１８０と同一面（面一）にされ、装置１００の上位
表面上に別の特定のレベルが形成される。
プを示し、第１０ステップでは、導電性コンタクト（導
電性接触部）１９０が装置１００の上位表面上に形成さ
れる。導電性コンタクト１９０はキャパシタ装置１００
に電気信号を結合することのできる信号コンタクトラン
ディング（信号接触結合部）となっている。導電性コン
タクトは任意の適当な導体で形成することができるが、
金属が好ましい。この時点で装置１００の上位表面は
（ＣＭＰあるいは他の方法により）平坦化されて、誘電
体層１８０と同一面（面一）にされ、装置１００の上位
表面上に別の特定のレベルが形成される。
【００２０】以上のように、上述の処理工程（プロセ
ス）を使用して図１１に示すようなキャパシタ装置１０
０を形成することができる。トレンチ３００中に形成さ
れた導電層１３５および１７０はキャパシタの第１の電
極を形成し、トレンチ３００に隣接するベース基板層１
１０の部分はキャパシタの第２の電極を形成している。
第１の電極に対するコンタクトはトレンチ３００上の金
属コンタクト（金属ランド）１９０を介して行われ、第
２の電極に対するコンタクトはトレンチ３１０上に形成
された金属コンタクト（金属ランド）１９０を介して行
なわれる。
ス）を使用して図１１に示すようなキャパシタ装置１０
０を形成することができる。トレンチ３００中に形成さ
れた導電層１３５および１７０はキャパシタの第１の電
極を形成し、トレンチ３００に隣接するベース基板層１
１０の部分はキャパシタの第２の電極を形成している。
第１の電極に対するコンタクトはトレンチ３００上の金
属コンタクト（金属ランド）１９０を介して行われ、第
２の電極に対するコンタクトはトレンチ３１０上に形成
された金属コンタクト（金属ランド）１９０を介して行
なわれる。
【００２１】
【発明の効果】本発明の形状並びに構造的特徴は、ＳＯ
Ｉ基板上に形成され、トレンチに隣接し、上記ＳＯＩ基
板の絶縁層１１５の下に配置された基板層１１０の領域
によって形成された電極（第２の電極）を有するトレン
チキャパシタにあることに注目すべきである。本発明の
他の形状ならびに構造的特徴は、トレンチキャパシタの
すぐ近傍に形成され、ＳＯＩ基板の絶縁層１１５を貫通
して伸びるコンタクト構造（トレンチ３１０）にある。
従って、トレンチ３００中に形成された導電層１３５と
１７０は半導体キャパシタの第１の電極を形成し、トレ
ンチ３００と境界を接するベース基板層１１０の部分
は、トレンチ３１０中に形成されたコンタクト構造を介
して接触する半導体キャパシタの第２の電極を形成して
いる。
Ｉ基板上に形成され、トレンチに隣接し、上記ＳＯＩ基
板の絶縁層１１５の下に配置された基板層１１０の領域
によって形成された電極（第２の電極）を有するトレン
チキャパシタにあることに注目すべきである。本発明の
他の形状ならびに構造的特徴は、トレンチキャパシタの
すぐ近傍に形成され、ＳＯＩ基板の絶縁層１１５を貫通
して伸びるコンタクト構造（トレンチ３１０）にある。
従って、トレンチ３００中に形成された導電層１３５と
１７０は半導体キャパシタの第１の電極を形成し、トレ
ンチ３００と境界を接するベース基板層１１０の部分
は、トレンチ３１０中に形成されたコンタクト構造を介
して接触する半導体キャパシタの第２の電極を形成して
いる。
【００２２】本発明のさらに他の利点は、装置１００の
最上面（すなわち、導電性コンタクト１９０の表面）は
平面であり、それによって途中の層形成ステップを介在
させることなく装置の上位表面上に特定のレベルを形成
することができる点にある。
最上面（すなわち、導電性コンタクト１９０の表面）は
平面であり、それによって途中の層形成ステップを介在
させることなく装置の上位表面上に特定のレベルを形成
することができる点にある。
【００２３】図示の実施形態に関して本発明を説明した
が、本発明はこれに限定されるものではない。特許請求
の範囲は、本発明の範囲、さらに均等あるいは等価と見
ることができる範囲を逸脱することなく当業者によって
考えることのできる他の変形例、実施形態も含めて広く
解釈されるべきである。
が、本発明はこれに限定されるものではない。特許請求
の範囲は、本発明の範囲、さらに均等あるいは等価と見
ることができる範囲を逸脱することなく当業者によって
考えることのできる他の変形例、実施形態も含めて広く
解釈されるべきである。
【図１】ＳＯＩ（シリコン−オン−インシュレータ）を
示す側部断面図である。
示す側部断面図である。
【図２】ＳＯＩ基板上に形成された第２の絶縁層と耐酸
化膜層を有するＳＯＩ基板を示す側部断面図である。
化膜層を有するＳＯＩ基板を示す側部断面図である。
【図３】導電層が充填された１対のトレンチ（溝）の形
成を示すＳＯＩ基板の側部断面図である。
成を示すＳＯＩ基板の側部断面図である。
【図４】第２の耐酸化膜層の形成を示す側部断面図であ
る。
る。
【図５】マスキング層の形成を示す側部断面図である。
【図６】１個のトレンチ中の第２の耐酸化膜層をエッチ
ングにより取り除いた状態を示す側部断面図である。
ングにより取り除いた状態を示す側部断面図である。
【図７】１個のトレンチ中に第３の絶縁層を形成した状
態を示す側部断面図である。
態を示す側部断面図である。
【図８】マスキングと第２の耐酸化膜層の部分をエッチ
ングにより取り除いた状態を示す側部断面図である。
ングにより取り除いた状態を示す側部断面図である。
【図９】第２の導電層の形成を示す側部断面図である。
【図１０】誘電体層の形成を示す側部断面図である。
【図１１】導電性コンタクトの形成を示す側部断面図で
ある。
ある。
１００ キャパシタ装置 １１０ ベース基板層 １１５ 絶縁層 １２０ シリコン層 １２５ 第２の絶縁層 １３０ 耐酸化膜層 １３５ 導電性材料 １４０ 第２の耐酸化膜層 １５０ マスキング層 １６０ 第３の絶縁層 １６５ 第２のマスキング層 １７０ 第２の導電層 １８０ 誘電体層 １８１ バイア １８２ バイア １９０ 導電性コンタクト ３００ トレンチ ３１０ トレンチ
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１３年７月１６日（２００１．７．１
６）
６）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
フロントページの続き (71)出願人 501106458 9333 Ｓ．Ｊｏｈｎ Ｙｏｕｎｇ Ｐａｒ ｋｗａｙ，Ｒｏｏｍ 301Ｅ1211，Ｏｒｌ ａｎｄｏ，Ｆｌｏｒｉｄａ 32819，Ｕｎ ｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒ ｉｃａ (72)発明者 セイレツシユ チテイペデイ アメリカ合衆国 ペンシルベニア州 18104 アレンタウン ルナーピ・トレイ ル 308 (72)発明者 マイケル ジエイ ケリー アメリカ合衆国 ペンシルベニア州 18069 オレフイールド コロンバス・ブ ルバード 2970 Ｆターム(参考） 5F038 AC03 AC05 AC10 AC15 EZ06 EZ11 EZ14 EZ15 EZ20
Claims (34)
- 【請求項１】 ベース基板層と絶縁層とシリコン層とを
含むＳＯＩ（シリコン−オン−インシュレータ）基板
と、 上記ＳＯＩ基板中に形成され、上記シリコン層と絶縁層
とを貫通して上記ベース基板層にまで伸びる少なくとも
１個のトレンチを含むトレンチキャパシタと、からな
り、 上記少なくとも１個のトレンチはその中に形成された少
なくとも１つの絶縁層を含む、半導体装置。 - 【請求項２】 上記少なくとも１つの絶縁層は二酸化珪
素（ＳｉＯ２）からなる、請求項１に記載の半導体装
置。 - 【請求項３】 少なくとも１個のトレンチは、絶縁層の
第１の側に配置された少なくとも１つの第１の導電層
と、絶縁層の対向する第２の側に配置された第２の導電
層とを含む、請求項１に記載の半導体装置。 - 【請求項４】 少なくとも１つの第１の導電層はシリコ
ンの層からなる請求項３に記載の半導体装置。 - 【請求項５】 少なくとも１つの第１および第２の導電
層はシリコンの層からなる請求項３に記載の半導体装
置。 - 【請求項６】 少なくとも１つの導電層はトレンチキャ
パシタの第１の電極の一部を形成する、請求項３に記載
の半導体装置。 - 【請求項７】 少なくとも１つの第１および第２の導電
層はトレンチキャパシタの第１の電極を形成する、請求
項３に記載の半導体装置。 - 【請求項８】 上記少なくとも１個のトレンチに隣接す
る上記ベース基板層の部分は上記トレンチキャパシタの
第２の電極を形成する、請求項６に記載の半導体装置。 - 【請求項９】 上記少なくとも１個のトレンチに隣接す
る上記ベース基板層の部分は上記トレンチキャパシタの
第２の電極を形成する、請求項７に記載の半導体装置。 - 【請求項１０】 上記トレンチキャパシタはシリコン層
と絶縁層とを貫通して上記ベース基板層にまで伸びる少
なくとも１個の追加トレンチを含む、請求項１に記載の
半導体装置。 - 【請求項１１】 少なくとも１個の追加トレンチはその
中に配置された導電層を含む、請求項１０に記載の半導
体装置。 - 【請求項１２】 上記導電層はシリコンからなる、請求
項１１に記載の半導体装置。 - 【請求項１３】 少なくとも１個の追加トレンチはＳＯ
Ｉ基板のベース基板層と接触する接触構造を形成する、
請求項１０に記載の半導体装置。 - 【請求項１４】 さらに、ＳＯＩ基板のシリコン層上に
配置された第２の絶縁層と、 上記第２の絶縁層上に配置された第１の耐酸化膜層と、
を含む、請求項１に記載の半導体装置。 - 【請求項１５】 さらに、第１の耐酸化膜層上に形成さ
れた誘電体層を含み、該誘電体層はその中に少なくとも
１個のトレンチと接触する第１の開口を含み、また少な
くとも１個の追加トレンチと接触する第２の開口を含
む、請求項１０に記載の半導体装置。 - 【請求項１６】 さらに、ＳＯＩ基板のシリコン層上に
形成された誘電体層を含み、該誘電体層はその中に少な
くとも１個のトレンチと接触する第１の開口を含み、ま
た少なくとも１個の追加トレンチと接触する第２の開口
を含む、請求項１４に記載の半導体装置。 - 【請求項１７】 さらに、第１の開口中に形成された第
１の導電性コンタクトと、第２の開口中に形成された第
２の導電性コンタクトとを含み、 上記第１および第２の導電性コンタクトは電気的接続端
子を形成する、請求項１５に記載の半導体装置。 - 【請求項１８】 さらに、第１の開口中に形成された第
１の導電性コンタクトと、 第２の開口中に形成された第２の導電性コンタクトと、
を含み、 上記第１及び第２の導電性コンタクトは電気的接続端子
を形成する、請求項１６に記載の半導体装置。 - 【請求項１９】 装置の表面は実質的に平面である、請
求項１に記載の半導体装置。 - 【請求項２０】 ベース基板層と絶縁層とシリコン層と
を含むＳＯＩ（シリコン−オン−インシュレータ）基板
を準備するステップと、 上記ベース基板層、絶縁層およびシリコン層を通して伸
びる少なくとも１個のトレンチ（溝）構造を形成するス
テップと、 上記トレンチ構造に少なくとも部分的に絶縁材料を充填
してトレンチキャパシタを形成するステップと、を含
む、半導体装置を形成する方法。 - 【請求項２１】 上記絶縁材料は二酸化珪素（Ｓｉ
Ｏ２）材料からなる、請求項２０に記載の半導体装置を
形成する方法。 - 【請求項２２】 上記トレンチ構造に上記絶縁物を充填
する前に第１の導電層を充填するステップと、 上記トレンチ構造に上記絶縁物を充填した後、第２の絶
縁物を充填してトレンチキャパシタを形成するステップ
と、を含む、請求項２０に記載の半導体装置を形成する
方法。 - 【請求項２３】 上記第１および第２の導電層はシリコ
ンの層からなる、請求項２０に記載の半導体装置を形成
する方法。 - 【請求項２４】 少なくとも１個のトレンチを形成する
前にシリコン層上に第２の絶縁層を形成するステップ
と、 少なくとも１個のトレンチを形成する前に第２の絶縁層
上に耐酸化膜層を形成するステップと、を含む、請求項
２０に記載の半導体装置を形成する方法。 - 【請求項２５】 少なくとも１個のトレンチに部分的に
第１の導電層を充填するステップと、 装置の上位表面上に第２の耐酸化膜層を形成するステッ
プと、を含む、請求項２４に記載の半導体装置を形成す
る方法。 - 【請求項２６】 さらに、少なくとも１個のトレンチの
底面をエッチングして上記少なくとも１個のトレンチ中
に配置された第１の導電層を露出させるステップを含
む、請求項２５に記載の半導体装置を形成する方法。 - 【請求項２７】 さらに、少なくとも１個のトレンチ中
に配置された第１の導電層上に第３の絶縁層を設けるス
テップを含む、請求項２６に記載の半導体装置を形成す
る方法。 - 【請求項２８】 さらに、第３の絶縁層上に少なくとも
１つの第２の導電層を設けるステップを含む、請求項２
７に記載の半導体装置を形成する方法。 - 【請求項２９】 さらに、耐酸化膜層上に誘電体層を設
けるステップと、上記誘電体層の一部をエッチングして
少なくとも１個のトレンチを露出させるステップと、を
含む、請求項２８に記載の半導体装置を形成する方法。 - 【請求項３０】 さらに、誘電体のエッチングされた部
分中に少なくとも１つの導電性コンタクトを設けるステ
ップを含む、請求項２９に記載の半導体装置を形成する
方法。 - 【請求項３１】 さらに、ベース基板層、絶縁層および
シリコン層を通して伸びる少なくとも１個の追加トレン
チ構造を形成するステップを含む、半導体装置を形成す
る方法。 - 【請求項３２】 ベース基板層と絶縁層とシリコン層と
を含むＳＯＩ（シリコン−オン−インシュレータ）基板
を準備するステップと、 上記ベース基板層、絶縁層およびシリコン層を通して伸
びる少なくとも２個のトレンチ（溝）構造を形成するス
テップと、 上記少なくとも２個のトレンチ構造の１個に少なくとも
部分的に絶縁材料を充填してトレンチキャパシタを形成
するステップと、を含む、半導体装置を形成する方法。 - 【請求項３３】 絶縁材料は二酸化珪素（ＳｉＯ２）材
料からなる、請求項３２に記載の半導体装置を形成する
方法。 - 【請求項３４】 さらに、少なくとも２個のトレンチ構
造の他方に少なくとも部分的に導電層を充填し、それに
よってコンタクト構造を形成する、請求項３２に記載の
半導体装置を形成する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/611907 | 2000-07-07 | ||
| US09/611,907 US6538283B1 (en) | 2000-07-07 | 2000-07-07 | Silicon-on-insulator (SOI) semiconductor structure with additional trench including a conductive layer |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002064146A true JP2002064146A (ja) | 2002-02-28 |
| JP2002064146A5 JP2002064146A5 (ja) | 2008-08-14 |
| JP4931291B2 JP4931291B2 (ja) | 2012-05-16 |
Family
ID=24450876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001196104A Expired - Fee Related JP4931291B2 (ja) | 2000-07-07 | 2001-06-28 | 半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6538283B1 (ja) |
| EP (1) | EP1170786B1 (ja) |
| JP (1) | JP4931291B2 (ja) |
| KR (1) | KR100753788B1 (ja) |
| TW (1) | TWI282168B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007335860A (ja) * | 2006-06-09 | 2007-12-27 | Internatl Business Mach Corp <Ibm> | 半導体構造、半導体製造方法（ｈｏｔ（ハイブリッド配向技術）基板の半導体キャパシタ） |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6825545B2 (en) * | 2003-04-03 | 2004-11-30 | International Business Machines Corporation | On chip decap trench capacitor (DTC) for ultra high performance silicon on insulator (SOI) systems microprocessors |
| US7880267B2 (en) | 2006-08-28 | 2011-02-01 | Micron Technology, Inc. | Buried decoupling capacitors, devices and systems including same, and methods of fabrication |
| US8399957B2 (en) * | 2011-04-08 | 2013-03-19 | International Business Machines Corporation | Dual-depth self-aligned isolation structure for a back gate electrode |
| CN103066007B (zh) * | 2012-12-14 | 2018-01-02 | 上海集成电路研发中心有限公司 | 一种全隔离结构的制作方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5770875A (en) * | 1996-09-16 | 1998-06-23 | International Business Machines Corporation | Large value capacitor for SOI |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4534076A (en) | 1982-05-05 | 1985-08-13 | Barge Fred H | Reclining radiographic wall table |
| JPS62136869A (ja) * | 1985-12-11 | 1987-06-19 | Sony Corp | 半導体記憶装置 |
| JPS63242241A (ja) | 1987-03-31 | 1988-10-07 | 株式会社東芝 | 移動量検出手段の故障検出装置 |
| US5155758A (en) | 1990-04-19 | 1992-10-13 | Thomas Vogl | Portable device for facilitating the performance of radiographic procedures |
| US5349956A (en) | 1991-12-04 | 1994-09-27 | Apogee Medical Products, Inc. | Apparatus and method for use in medical imaging |
| US5386447A (en) | 1992-09-23 | 1995-01-31 | Fischer Imaging Corporation | Mammographic screening and biopsy apparatus |
| JP3260449B2 (ja) | 1992-10-22 | 2002-02-25 | 株式会社東芝 | Ｘ線診断装置 |
| US5305365A (en) | 1992-11-24 | 1994-04-19 | Bennett X-Ray Technologies | Mammography system with rearwardly tilting mammograph |
| JP3535542B2 (ja) * | 1993-09-22 | 2004-06-07 | エルジイ・セミコン・カンパニイ・リミテッド | 半導体メモリ装置及びその製造方法 |
| JPH08222710A (ja) | 1995-02-17 | 1996-08-30 | Mitsubishi Electric Corp | 半導体装置 |
| SE505513C2 (sv) | 1995-11-14 | 1997-09-08 | Elekta Ab | Anordning för återpositionering av en patient |
| US5585285A (en) | 1995-12-06 | 1996-12-17 | Micron Technology, Inc. | Method of forming dynamic random access memory circuitry using SOI and isolation trenches |
| US5770484A (en) | 1996-12-13 | 1998-06-23 | International Business Machines Corporation | Method of making silicon on insulator buried plate trench capacitor |
| KR19980084637A (ko) * | 1997-05-23 | 1998-12-05 | 김영환 | 반도체 장치의 전하저장전극 형성방법 |
| DE19736884A1 (de) | 1997-08-25 | 1999-03-18 | Siemens Ag | Erweitertes diagnostisches Magnetresonanzgerät mit Operationsfunktionalität |
| US5976945A (en) | 1997-11-20 | 1999-11-02 | Vanguard International Semiconductor Corporation | Method for fabricating a DRAM cell structure on an SOI wafer incorporating a two dimensional trench capacitor |
| KR20050075638A (ko) * | 2004-01-17 | 2005-07-21 | 삼성전자주식회사 | Ｓｏｉ 타입 웨이퍼를 이용한 트렌치 커패시터 형성방법 |
-
2000
- 2000-07-07 US US09/611,907 patent/US6538283B1/en not_active Expired - Lifetime
-
2001
- 2001-06-20 EP EP01114983.8A patent/EP1170786B1/en not_active Expired - Lifetime
- 2001-06-28 JP JP2001196104A patent/JP4931291B2/ja not_active Expired - Fee Related
- 2001-07-02 TW TW090116133A patent/TWI282168B/zh not_active IP Right Cessation
- 2001-07-06 KR KR1020010040533A patent/KR100753788B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5770875A (en) * | 1996-09-16 | 1998-06-23 | International Business Machines Corporation | Large value capacitor for SOI |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007335860A (ja) * | 2006-06-09 | 2007-12-27 | Internatl Business Mach Corp <Ibm> | 半導体構造、半導体製造方法（ｈｏｔ（ハイブリッド配向技術）基板の半導体キャパシタ） |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020005494A (ko) | 2002-01-17 |
| JP4931291B2 (ja) | 2012-05-16 |
| KR100753788B1 (ko) | 2007-08-31 |
| TWI282168B (en) | 2007-06-01 |
| EP1170786B1 (en) | 2019-06-19 |
| EP1170786A1 (en) | 2002-01-09 |
| US6538283B1 (en) | 2003-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8389355B2 (en) | Semiconductor integrated circuit device having MIM capacitor and method of fabricating the same | |
| US6137179A (en) | Method for fabricating capacitor-over-bit line (COB) dynamic random access memory (DRAM) using tungsten landing plug contacts and TI/TIN bit lines | |
| US6897107B2 (en) | Method for forming TTO nitride liner for improved collar protection and TTO reliability | |
| US6649959B2 (en) | Method for increasing a very-large-scale-integrated (VLSI) capacitor size on bulk silicon and silicon-on-insulator (SOI) wafers and structure formed thereby | |
| TWI392080B (zh) | 具溝渠電容及溝渠電阻的半導體結構 | |
| US7560795B2 (en) | Semiconductor device with a capacitor | |
| KR20010006086A (ko) | 집적 회로의 커패시터 | |
| GB2390223A (en) | Capacitor for a semiconductor device and method of manufacture | |
| US6552381B2 (en) | Trench capacitors in SOI substrates | |
| JPH10189895A (ja) | 半導体装置の製造方法 | |
| JP4931291B2 (ja) | 半導体装置 | |
| KR20010029962A (ko) | 고정 플러그를 가진 집적회로 캐패시터의 제조 방법 | |
| US20070102746A1 (en) | Semiconductor integrated circuit devices and methods of forming the same | |
| JPH11509691A (ja) | 肉厚導体を有するモノリシックマイクロ波回路の製造方法 | |
| KR100370131B1 (ko) | Ｍｉｍ 캐패시터 및 그의 제조방법 | |
| KR20000053460A (ko) | 닻형 플러그를 포함하는 집적회로 캐패시터 | |
| KR100266010B1 (ko) | 캐패시터형성방법 | |
| KR100523168B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
| US7224012B2 (en) | Thin film capacitor and fabrication method thereof | |
| KR20020093508A (ko) | 반도체 메모리 소자 및 그 제조방법 | |
| KR20030046204A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR20020085578A (ko) | Ｍｉｍ형 커패시터 제조방법 | |
| JPH05166941A (ja) | 半導体セルフアライン・コンタクト構造および製造方法 | |
| JPH04209571A (ja) | 半導体装置の製造方法 | |
| JPH05235293A (ja) | 半導体記憶装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20060721 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060721 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080627 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080627 |
|
| RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20081219 |
|
| RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20081224 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20081219 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110826 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110831 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111118 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120201 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120214 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150224 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |