KR950015787A - 반도체 기억장치 및 그 제조방법 - Google Patents

반도체 기억장치 및 그 제조방법 Download PDF

Info

Publication number
KR950015787A
KR950015787A KR1019940028610A KR19940028610A KR950015787A KR 950015787 A KR950015787 A KR 950015787A KR 1019940028610 A KR1019940028610 A KR 1019940028610A KR 19940028610 A KR19940028610 A KR 19940028610A KR 950015787 A KR950015787 A KR 950015787A
Authority
KR
South Korea
Prior art keywords
device isolation
isolation oxide
oxide film
semiconductor substrate
trenches
Prior art date
Application number
KR1019940028610A
Other languages
English (en)
Inventor
유스케 고마야
아키라 스도
Original Assignee
사토 후미오
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 후미오, 가부시키가이샤 도시바 filed Critical 사토 후미오
Publication of KR950015787A publication Critical patent/KR950015787A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)

Abstract

〔목적〕 본 발명은 디바이스로서의 성능을 향상시킴과 더불어, 제조공정에서의 제어성을 향성시키고, 제품의 수율을 향상시킨다.
〔구성〕 P형 실리콘기판의 표면상에 도시하지 않은 비트선과 평행한 복수의 선모양의 제1소자분리산화막(23)을 형성하고, 이 제1소자분리산화막(23)의 상호간 및 P형 반도체기판에 양옆이 상기 제1소자 분리신호막(23)에 걸치도록 트렌치를 형성하며 이 트렌치 내에 캐패시터를 형성하고 상기 제1소자분리 산화막(23)의 상호간 및 상기 p형 반도체기판의 표면상에 상기 제1소자분리산화막(23)보다 두께가 얇은 제2소자분리산화막을 형성하고 있다. 따라서. 디바이스로서의 성능을 향상시킴과 더불어, 제조공정에서의 제어성을 향상시키고, 제품의 수율을 향상시킬 수 있다.

Description

반도체 기억장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 반도체 기억장치를 나타낸 것으로, 주요영역의 레이아웃을 나타낸 평면도.

Claims (3)

  1. 반도체기판(21)의 표면상에 형성된 비트선과 평행한 복수의 선모양의 제1소자분리산화막(23)과, 이 제1소자분리산화막(23)의 상호간 및 상기 반도체기판(21)에 형성된 양옆이 상기 제1소자분리산화막(21)에 걸치는 트렌치(25c), 이 트렌티 (25c)내에 형성된 캐패시터 및, 상기 제1소자분리산화막(23)의 상호간 및 상기 반도체기판(21)의 표면상에 형성된 상기 제1소자분리산화막(23)보다 두께가 얇은 제2소자분리산화막(40)을 구비한 것을 특징으로 하는 반도체 기억장치.
  2. 반도체기판과(21)과, 이 반도체기판(21)에 설치된 제1~제3트렌치 (25a,25b,25c), 상기 제1 및 제2트렌치(25a,25b)의 상호간 및 상기 반도체기판(21)의 표면상에 설치된 제1소자분리산화막(40) 및, 상기 제2 및 제3트렌치(25b, 25c)의 상호간 및 상기 반도체기판(21)의 표면상에 설치된 상기 제1소자분리산화막(40)보다 두꺼운 제2소자분리산화막(23)을 구비한 것을 특징으로 하는 반도체 기억장치.
  3. 반도체기판의 표면상에 비트선과 평행한 복수의 선모양의 제1소자분리산화막을 형성하는 공정과, 상기 제1소자분리산화막의 상호간 및 상기 반도체기판에 양옆이 상기 제1소자분리산화막에 걸치도록 트렌치를 형성하는 공정, 상기 트렌치내에 캐패시터를 형성하는 공정 및, 상기 제1소자분리산화막의 상호간 및 상기 반도체기판의 표면상에 상기 제1소자분리산화막보다 두께가 얇은 제2소자분리산화막을 형성하는 공정을 구비한 것을 특징으로 하는 반도체 기억장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940028610A 1993-11-08 1994-11-02 반도체 기억장치 및 그 제조방법 KR950015787A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP5278149A JP2974561B2 (ja) 1993-11-08 1993-11-08 半導体記憶装置及びその製造方法
JP93-278149 1993-11-08

Publications (1)

Publication Number Publication Date
KR950015787A true KR950015787A (ko) 1995-06-17

Family

ID=17593279

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940028610A KR950015787A (ko) 1993-11-08 1994-11-02 반도체 기억장치 및 그 제조방법

Country Status (4)

Country Link
US (2) US5521407A (ko)
EP (1) EP0652592A3 (ko)
JP (1) JP2974561B2 (ko)
KR (1) KR950015787A (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3512936B2 (ja) * 1996-02-23 2004-03-31 株式会社東芝 半導体記憶装置およびその製造方法
US5770875A (en) * 1996-09-16 1998-06-23 International Business Machines Corporation Large value capacitor for SOI
JP3749776B2 (ja) 1997-02-28 2006-03-01 株式会社東芝 半導体装置
JP3455097B2 (ja) * 1997-12-04 2003-10-06 株式会社東芝 ダイナミック型半導体記憶装置及びその製造方法
US6034877A (en) 1998-06-08 2000-03-07 International Business Machines Corporation Semiconductor memory array having sublithographic spacing between adjacement trenches and method for making the same
US6358791B1 (en) * 1999-06-04 2002-03-19 International Business Machines Corporation Method for increasing a very-large-scale-integrated (VLSI) capacitor size on bulk silicon and silicon-on-insulator (SOI) wafers and structure formed thereby
JP2001036034A (ja) * 1999-07-19 2001-02-09 Hitachi Ltd 半導体装置およびその製造方法
US6693320B1 (en) * 1999-08-30 2004-02-17 Micron Technology, Inc. Capacitor structures with recessed hemispherical grain silicon
US6326277B1 (en) 1999-08-30 2001-12-04 Micron Technology, Inc. Methods of forming recessed hemispherical grain silicon capacitor structures
TW426947B (en) * 1999-12-09 2001-03-21 Mosel Vitelic Inc Method of producing trench capacitor
JP4301227B2 (ja) * 2005-09-15 2009-07-22 セイコーエプソン株式会社 電気光学装置及びその製造方法、電子機器並びにコンデンサー

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4384399A (en) * 1978-03-20 1983-05-24 Texas Instruments Incorporated Method of making a metal programmable MOS read only memory device
US4422092A (en) * 1979-09-17 1983-12-20 Texas Instruments Incorporated High coupling ratio electrically programmable ROM
US5237528A (en) * 1982-11-04 1993-08-17 Hitachi, Ltd. Semiconductor memory
US5170234A (en) * 1984-07-03 1992-12-08 Texas Instruments Incorporated High density dynamic RAM with trench capacitor
US4918502A (en) * 1986-11-28 1990-04-17 Hitachi, Ltd. Semiconductor memory having trench capacitor formed with sheath electrode
US4855953A (en) * 1987-02-25 1989-08-08 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device having stacked memory capacitors and method for manufacturing the same
US5258321A (en) * 1988-01-14 1993-11-02 Mitsubishi Denki Kabushiki Kaisha Manufacturing method for semiconductor memory device having stacked trench capacitors and improved intercell isolation
JPH01274457A (ja) * 1988-04-26 1989-11-02 Seiko Instr Inc 半導体装置の製造方法
US4894697A (en) * 1988-10-31 1990-01-16 International Business Machines Corporation Ultra dense dram cell and its method of fabrication
US5045489A (en) * 1989-06-30 1991-09-03 Texas Instruments Incorporated Method of making a high-speed 2-transistor cell for programmable/EEPROM devices with separate read and write transistors
JPH0783066B2 (ja) * 1989-08-11 1995-09-06 株式会社東芝 半導体装置の製造方法
JPH04348070A (ja) * 1991-05-24 1992-12-03 Texas Instr Japan Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JPH07130874A (ja) 1995-05-19
JP2974561B2 (ja) 1999-11-10
EP0652592A3 (en) 1995-07-12
EP0652592A2 (en) 1995-05-10
US5521407A (en) 1996-05-28
US6015731A (en) 2000-01-18

Similar Documents

Publication Publication Date Title
KR890003038A (ko) 페데스탈 구조를 가지는 반도체 제조 공정
KR950024359A (ko) 반도체장치
KR950015787A (ko) 반도체 기억장치 및 그 제조방법
KR980005441A (ko) 반도체 소자의 제조 방법
KR920022401A (ko) 반도체장치의 제조방법
KR890008918A (ko) 반도체장치 및 그 제조방법
KR930009116A (ko) 박막트랜지스터와 그의 제조방법
KR880003428A (ko) 디 램 셀의 제조방법
KR960026649A (ko) 커플링 노이즈 감소를 위한 반도체장치 및 그 제조방법
KR950004547A (ko) 반도체 소자의 제조방법
KR950001926A (ko) 반도체소자 제조방법
KR970053411A (ko) 반도체소자의 소자분리막 제조방법
KR950021401A (ko) 트렌치형 소자분리막 제조방법
KR970052785A (ko) 반도체 소자 제조방법
KR930003366A (ko) 반도체 장치의 소자 분리방법
KR970018035A (ko) 웰 경계부위에서의 콘택홀 형성 방법
KR970018212A (ko) 반도체 메모리 장치의 평탄화 방법
KR970054367A (ko) 반도체 소자의 구조 및 제조방법
KR960015855A (ko) 에스오아이(soi)구조와 그 제조방법
KR950004588A (ko) 모스(mos)트랜지스터 게이트전극 제조방법
KR970053983A (ko) Cob 구조를 구비한 dram 셀의 캐패시터 제조방법
KR950030332A (ko) 캐패시터 제조방법
KR970030343A (ko) 반도체 메모리소자의 전극 및 이를 형성하는 방법
KR930011235A (ko) 표면적이 증대된 전하저장전극 제조방법
KR970054130A (ko) 반도체 메모리장치의 패드층 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
SUBM Surrender of laid-open application requested