KR950001926A - 반도체소자 제조방법 - Google Patents
반도체소자 제조방법 Download PDFInfo
- Publication number
- KR950001926A KR950001926A KR1019930011365A KR930011365A KR950001926A KR 950001926 A KR950001926 A KR 950001926A KR 1019930011365 A KR1019930011365 A KR 1019930011365A KR 930011365 A KR930011365 A KR 930011365A KR 950001926 A KR950001926 A KR 950001926A
- Authority
- KR
- South Korea
- Prior art keywords
- peripheral circuit
- insulating layer
- memory cell
- semiconductor device
- photoresist pattern
- Prior art date
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
본 발명은 고집적 반도체소자의 제조방법에 관한 것으로, 셀과 주변회로 지역간에 발생되는 단차를 해소하기 위하여 평탄화용 절연층을 두껍게 증착한 다음, 더미 마스크(Dummy Mask)를 사용하여 셀지역의 평탄화용 절연층을 일정두께 식각하여 전체적으로 절연층을 평탄하게 만드는 방법에 관한 기술이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2D도는 본 발명의 실시예에 의해 셀지역과 주변회로 지역간 단차를 해결하는 공정단계를 도시한 단면도.
Claims (4)
- 실리콘기판의 주변회로지역은 트랜지스터를 형성하고, 셀지역은 트랜지스터, 비트라인, 스택캐패시터 등으로 이루어진 메모리 셀을 형성하는 반도체소자 제조방법에 있어서, 상기 주변회로 지역의 상부면과 셀지역의 상부면 사이에는 심한 단차가 형성되는데 이러한 단차를 해소하기 위하여, 상기 주변회로 지역의 트랜지스터와 셀지역의 스택캐패시터를 포함한 전체구조 상부에 평탄화용 절연층을 두껍게 형성한 다음, 메모리셀 지역의 감광막이 제거된 감광막패턴을 형성하는 공정과, 상기 감광막패턴을 마스크로 하여 메모리셀 지역의 절연층의 일정두께를 식각하여 주변회로 지역에 있는 절연층과 상부면의 높이와 평탄하도록 만들고 감광막패턴을 제거하는 공정을 포함하는 반도체소자 제조방법.
- 제1항에 있어서, 상기 평탄화용 절연막은 PSG, BPSG, TEOS, LTO 또는 폴리이마이드층으로 형성하는 것을 특징으로 하는 반도체소자 제조방법.
- 제1항에 있어서, 상기 평탄화용 절연층의 두께는 주변회로 지역과 메모리셀 지역 사이에 발생된 단차보다 조금 더 두껍게 형성하는 것을 특징으로 하는 반도체소자 제조방법.
- 제1항에 있어서, 상기 감광막패턴을 제거한 다음 평탄화된 절연층 상부에 얇은 절연막을 형성하는 것을 특징으로 하는 반도체소자 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930011365A KR950001926A (ko) | 1993-06-22 | 1993-06-22 | 반도체소자 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930011365A KR950001926A (ko) | 1993-06-22 | 1993-06-22 | 반도체소자 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR950001926A true KR950001926A (ko) | 1995-01-04 |
Family
ID=67134416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930011365A KR950001926A (ko) | 1993-06-22 | 1993-06-22 | 반도체소자 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950001926A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970003635A (ko) * | 1995-06-30 | 1997-01-28 | 김주용 | 반도체소자 제조방법 |
| KR20020011814A (ko) * | 2000-08-04 | 2002-02-09 | 윤종용 | 반도체 소자의 절연막 평탄화 방법 |
| US11744079B2 (en) | 2021-02-09 | 2023-08-29 | Samsung Electronics Co., Ltd. | Semiconductor device, an electronic system including the same, and a method of manufacturing the semiconductor device |
-
1993
- 1993-06-22 KR KR1019930011365A patent/KR950001926A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970003635A (ko) * | 1995-06-30 | 1997-01-28 | 김주용 | 반도체소자 제조방법 |
| KR20020011814A (ko) * | 2000-08-04 | 2002-02-09 | 윤종용 | 반도체 소자의 절연막 평탄화 방법 |
| US11744079B2 (en) | 2021-02-09 | 2023-08-29 | Samsung Electronics Co., Ltd. | Semiconductor device, an electronic system including the same, and a method of manufacturing the semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950007115A (ko) | 디램 캐패시터의 제조 방법 | |
| KR950001926A (ko) | 반도체소자 제조방법 | |
| KR930015002A (ko) | 반도체 메모리 장치 및 그 제조방법 | |
| KR950007098A (ko) | 디램셀 제조방법 | |
| KR0154156B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR0166491B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR0137994B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100226217B1 (ko) | 반도체 소자의 전하저장전극 형성방법 | |
| KR950008248B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR0166036B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR960032747A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR19990012265A (ko) | 에피층을 이용하여 셀 영역의 단차를 억제한 디램과 로직의복합소자 제조방법 | |
| KR930022553A (ko) | 비트라인 콘택 및 캐패시터 콘택을 가진 dram | |
| KR19990012665A (ko) | 운전 영역별 학습치 보정을 위한 노크 제어 방법 | |
| KR960019537A (ko) | 더미패턴을 이용한 평탄화 공정방법 | |
| KR950028144A (ko) | 반도체 장치의 캐패시터 | |
| KR930005264A (ko) | 반도체 메모리 장치의 캐패시터 제조방법 | |
| KR970030482A (ko) | 반도체 소자의 제조방법 | |
| KR950025869A (ko) | 콘택홀 형성방법 | |
| KR960005957A (ko) | 다층배선 형성방법 | |
| KR950007111A (ko) | 반도체 장치의 캐패시터 제조 방법 | |
| KR940016828A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR960026800A (ko) | 반도체소자의 저장전극 제조방법 | |
| KR970053983A (ko) | Cob 구조를 구비한 dram 셀의 캐패시터 제조방법 | |
| KR960026851A (ko) | 반도체소자의 캐패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |