KR930005264A - 반도체 메모리 장치의 캐패시터 제조방법 - Google Patents
반도체 메모리 장치의 캐패시터 제조방법 Download PDFInfo
- Publication number
- KR930005264A KR930005264A KR1019910014267A KR910014267A KR930005264A KR 930005264 A KR930005264 A KR 930005264A KR 1019910014267 A KR1019910014267 A KR 1019910014267A KR 910014267 A KR910014267 A KR 910014267A KR 930005264 A KR930005264 A KR 930005264A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating
- forming
- conductive layer
- insulating film
- opening
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 단면구조도,
제2도는 본 발명에 따른 제조공정도.
Claims (5)
- 제1도전형의 반도체 기판상에 필드산화막과 제2도전형의 확산영역 및 게이트를 구비하는 반도체 메모리 장치의 캐패시터 제조방법에 있어서, 상기 기판 상면에 제1 및 제2절연막을 순차적으로 형성하여 평탄화한 후 상기 기판표면이 노출될때까지 고정의 확산영역 상면에 해당하는 제1 및 제2절연막을 식각하여 제1개구각을 형성하는 제1공정과, 상기 제1개구부가 충분히 덮히도록 제1도전층을 형성하여 평탄화시킨 후 그 상면에 제3절연막을 형성하는 제2공정과, 상기 제3절연막 상면에 제1마스크 패턴을 형성하여 상기 제1도전층 표면이 노출될때까지 상기 제3절연막을 식각하여 제2개구부를 형성하고 상기 제2개구부 영역을 포함하는 제2마스크 패턴을 형성하여 상기제2절연막 표면이 노출때때까지 상기 제3절연막 및 제1도전층을 식각하는 제3공정과, 상기 기판 표면에 제2도전층을 형성한후 이방성 식각 공정을 실시하여 상기 제2개구부의 측벼 및 제3절연막과 제1도전층의 측벽에 인접하는 벽을 형성하는 제4공정과, 상기 기판 표면에 제4절연막과 제3도전층을 적층하는 제5공정을 순차적으로 구비함을 특징으로 하는 반도체 메모리 장치의 캐패시터 제조방법.
- 제1항에 있어서, 상기 제1 및 제3절연막이 BPSG막임을 특징으로 하는 반도체 메모리 장치의 캐패시터 제조방법.
- 제1항에 있어서 상기 제2절연막이 질화막임을 특징으로 하는 반도체 메모리 장치의 캐패시터 제조방법.
- 제1항에 있어서, 상기 제1, 제2 및 제3 도전층이 각각 다결정 실리콘층임을 특징으로 하는 반도체 메모리 장치의 캐패시터 제조방법.
- 제1항에 있어서, 상기 제4절연막이 유전막임을 특징으로 하는 반도체 메모리장치의 캐패시터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910014267A KR940006677B1 (ko) | 1991-08-19 | 1991-08-19 | 반도체 메모리 장치의 캐패시터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910014267A KR940006677B1 (ko) | 1991-08-19 | 1991-08-19 | 반도체 메모리 장치의 캐패시터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930005264A true KR930005264A (ko) | 1993-03-23 |
| KR940006677B1 KR940006677B1 (ko) | 1994-07-25 |
Family
ID=19318750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910014267A KR940006677B1 (ko) | 1991-08-19 | 1991-08-19 | 반도체 메모리 장치의 캐패시터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940006677B1 (ko) |
-
1991
- 1991-08-19 KR KR1019910014267A patent/KR940006677B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940006677B1 (ko) | 1994-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970072325A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR970054033A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR930005264A (ko) | 반도체 메모리 장치의 캐패시터 제조방법 | |
| JPH0254960A (ja) | 半導体装置の製造方法 | |
| KR930008882B1 (ko) | 반도체 메모리 소자의 더블스택 커패시터 제조방법 | |
| KR0146256B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100268896B1 (ko) | 커패시터및그의제조방법 | |
| KR930006921A (ko) | 반도체 메모리 장치의 제조방법 및 그 구조 | |
| KR950004548A (ko) | 반도체소자 제조방법 | |
| KR920020675A (ko) | 다이나믹 랜덤 억세스 메모리 셀의 제조방법 | |
| KR930011236A (ko) | 반도체 기억장치의 적층캐패시터 제조방법 | |
| KR930022475A (ko) | 반도체 장치의 콘텍 형성방법 및 그 구조 | |
| KR930001424A (ko) | 반도체 dram 소자의 캐패시터 제조방법 | |
| KR930001430A (ko) | 반도체 메모리장치의 커패시터구조 및 그 제조방법 | |
| KR970030485A (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR930003366A (ko) | 반도체 장치의 소자 분리방법 | |
| KR960026740A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR970003981A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR970018585A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR950034521A (ko) | 반도체소자의 저장전극 제조방법 | |
| KR970053983A (ko) | Cob 구조를 구비한 dram 셀의 캐패시터 제조방법 | |
| KR930001404A (ko) | 반도체 장치의 캐패시터 제조방법 및 그 구조 | |
| KR960005957A (ko) | 다층배선 형성방법 | |
| KR950030355A (ko) | 반도체 메모리장치 제조방법 | |
| KR950021127A (ko) | 반도체 소자의 콘택홀 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20010607 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |