KR970018212A - 반도체 메모리 장치의 평탄화 방법 - Google Patents
반도체 메모리 장치의 평탄화 방법 Download PDFInfo
- Publication number
- KR970018212A KR970018212A KR1019950031083A KR19950031083A KR970018212A KR 970018212 A KR970018212 A KR 970018212A KR 1019950031083 A KR1019950031083 A KR 1019950031083A KR 19950031083 A KR19950031083 A KR 19950031083A KR 970018212 A KR970018212 A KR 970018212A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- mos transistor
- conductive film
- memory device
- film
- Prior art date
Links
Landscapes
- Semiconductor Memories (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
CMP 공정을 사용하여 넓은 부위의 격리영역을 갖는 고단차 반도체 메모리장치의 평탄화 방법을 개시한다.
본 발명은 반도체 기판상에 제1절연막 및 제1도전막을 차례로 적층하는 제1공정과, 상기 제1도전막을 사진공정을 하여 식각 할때 모스 트랜지스터가 형성될 부위 뿐만 아니라 모스 트랜지스터와 모스 트랜지스터 사이의 넓은 소자분리영역 위에도 제1도전막을 남기도록 하는 제2공정과, 상기 결과물 전면에 제2절연막을 증착하는 제3공정과, 상기 제2절연막의 상층부위를 연마하여 골진부위를 평평하게 하는 제4공정으로 구성되어, 급격한 단차 부위에서의 부위에서의 손상(attack)을 방지하고, 넓은 부위의 단차를 없앨 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2(A)도 내지 제2(E)도는 본 발명에 의한 평탄화 방법을 각 단계별로 순차적으로 도시한 공정단면도이다.
Claims (4)
- 소자영역 및 소자 분리 영역이 형성된 반도체 기판을 구비한 반도체 메모리장치의 제조 방법에 있어서, 상기 반도체 기판상에 제1절연막 및 제1도전막을 차례로 적층하는 제1공정; 상기 제1도전막을 사진공정을 하여 식각 할때 모스 트랜지스터가 형성될 부위 뿐만 아니라 모스 트랜지스터와 모스 트랜지스터 사이의 넓은 소자 분리영역 위에도 제1도전막을 남기도록 하는 제2공정; 상기 결과물 전면에 제2절연막을 증착하는 제3공정; 및 상기 제2절연막의 상층부위 연마하여 골진부위를 평평하게 하는 제4공정으로 이루어진 것을 특징으로 하는 반도체 메모리 장치의 평탄화 방법.
- 제1항에 있어서, 상기 제4공정의 제2절연막을 연마할 때 CMP(Chemical Mechanical Polishing) 방법을 사용하는 것을 특징으로 하는 반도체 메모리장치의 평탄화 방법.
- 제1항에 있어서, 상기 제1절연막 및 제2절연막이 산화막으로 이루어진 것을 특징으로 하는 반도체 메모리 장치의 평탄 방법.
- 제1항에 있어서, 상기 제1도전막은 단일층의 폴리실리콘, 폴리실리콘과 WSix이 적층된 이층구조, 및 폴리실리콘/Wsix/산화막의 3층구조 중의 어느 하나의 구조로 이루어진 것을 특징으로 하는 반도체 메모리장치의 평탄화 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950031083A KR970018212A (ko) | 1995-09-21 | 1995-09-21 | 반도체 메모리 장치의 평탄화 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950031083A KR970018212A (ko) | 1995-09-21 | 1995-09-21 | 반도체 메모리 장치의 평탄화 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970018212A true KR970018212A (ko) | 1997-04-30 |
Family
ID=66616232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950031083A KR970018212A (ko) | 1995-09-21 | 1995-09-21 | 반도체 메모리 장치의 평탄화 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970018212A (ko) |
-
1995
- 1995-09-21 KR KR1019950031083A patent/KR970018212A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970077642A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR960032616A (ko) | 반도체 장치를 위한 자기 정합 컨택트홀의 제조 방법 | |
| KR960019784A (ko) | 반도체장치 및 그의 제조방법 | |
| KR970007220B1 (ko) | 적층형 콘덴서 및 그 제조방법 | |
| KR950015787A (ko) | 반도체 기억장치 및 그 제조방법 | |
| KR970018212A (ko) | 반도체 메모리 장치의 평탄화 방법 | |
| KR970054033A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100475715B1 (ko) | Mml반도체소자 제조방법 | |
| JPS6047458A (ja) | Ｓｏｉ形ｍｏｓダイナミツクメモリ | |
| KR980005626A (ko) | 반도체 소자의 콘택 형성방법 | |
| JPH05206406A (ja) | 半導体記憶装置およびその製造方法 | |
| KR970053501A (ko) | 반도체장치의 소자분리구조 및 그 형성방법, 매몰 비트라인을 구비하는 디램 셀 및 그 제조방법 | |
| KR970030343A (ko) | 반도체 메모리소자의 전극 및 이를 형성하는 방법 | |
| KR960015940A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR980005439A (ko) | 반도체 장치의 콘택 형성 방법 | |
| KR970063496A (ko) | 반도체 메모리장치의 콘택트 구조 및 그 형성방법 | |
| KR960043105A (ko) | 반도체 장치의 소자분리방법 | |
| KR960005957A (ko) | 다층배선 형성방법 | |
| KR970023834A (ko) | 반도체장치의 평탄화 방법 | |
| KR970018582A (ko) | 반도체장치의 제조방법(method for forming semiconductor device) | |
| JPH08111512A (ja) | 半導体記憶装置及びその製造方法 | |
| KR970018386A (ko) | 반도체장치의 제조방법 | |
| KR930022475A (ko) | 반도체 장치의 콘텍 형성방법 및 그 구조 | |
| KR970024141A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR970003965A (ko) | 캐패시터의 전하저장 전극 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |