KR950009951A - 반도체 집적회로장치의 제조방법 - Google Patents

반도체 집적회로장치의 제조방법 Download PDF

Info

Publication number
KR950009951A
KR950009951A KR1019940022170A KR19940022170A KR950009951A KR 950009951 A KR950009951 A KR 950009951A KR 1019940022170 A KR1019940022170 A KR 1019940022170A KR 19940022170 A KR19940022170 A KR 19940022170A KR 950009951 A KR950009951 A KR 950009951A
Authority
KR
South Korea
Prior art keywords
integrated circuit
semiconductor integrated
circuit device
insulating film
wiring layer
Prior art date
Application number
KR1019940022170A
Other languages
English (en)
Inventor
타다시 테라사키
히즈루 야마구치
히로키 네즈
노부오 오오와다
Original Assignee
가나이 스토무
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 스토무, 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가나이 스토무
Publication of KR950009951A publication Critical patent/KR950009951A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers

Abstract

배선상에 산화실리콘막을 동시에 형성하는 CVD법과 스터터에칭법을 행하는 밑에 놓인 배선층의 배선들상에 평탄면을 가지는 절연막층을 형성하기 위해, 해당배선폭(1)보다 산화실리콘막(20a)의 돌출부의 각각의 크기가 적은 산화실리콘(20a)의 표면상에 SOG(Spin on glass)막을 형성한 후, 평탄면을 가지고 절연막층을 완성하기 위해 적어도 SOG막의 적어도 일부를 에칭백하는 반도체 집적회로장치의 제조방법.

Description

반도체 집적회로장치의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예인 반도체 집적회로장치의 제조방법의 한 단계에서의 반도체 집적회로의 주요부 단면도,
제2도는 본 발명이 제1실시예인 반도체 집적회로장치의 제조방법의 한 단계에서의 제1도에 나타나는 반도체 집적회로의 주요부 단면도,
제3도는 본 발명의 제1실시예인 반도체 집적회로장치의 제조방법의 한 단계에서의 제1도에 나타나는 반도체 집적회로의 반도체 집적회로의 주요부 단면도,
제4도는 본 발명의 제1실시예인 반도체 집적회로장치의 제조방법의 한 단계에서 제1도에 나타나는 주요부 단면도,
제5도는 본 발명의 제1실시예인 반도체 집적회로장치의 제조방법의 한 단계에서 제1도에 나타나는 반도체 집적회로의 주요부 단면도.

Claims (30)

  1. 층간절연막의 위에 놓이는 상측배선층의 배선과 층간절연막의 밑에 놓이는 하측배선층의 배선을 서로 절연하기 위한 상기 층간절연막을 형성하는 반도체 집적회로장치의 제조방법에 있어서, (a) CVD방법과 스퍼터 에칭법을 동시에 실행함으로써 반도체 집적회로상에 형성된 하측배선층상에 제1산화실리콘막을 형성하는 단계와, (b) 도포법에 의해 상기 산화실리콘막상에 무기도포막을 형성하는 단계를 구비하는 반도체 집적회로장치 제조방법.
  2. 제1항에 있어서, 상기 산화실리콘막은 ECR-CVD법이나 헬리컬CVD법 또는 헬리콘 CVD법의 어느 하나에 의해 형성되는 반도체 집적회로장치의 제조방법.
  3. 제1항에 있어서, 상기 무기도포막은 SOG(Spin-on glass)막인 반도체 집적회로장치의 제조방법.
  4. 제1항에 있어서, 상기 무기막은 에치백되는 반도체 집적회로장치의 제조방법.
  5. 제4항에 있어서, 제2산화실리콘막은 무기도포막을 에치백한 후, 플리즈마 활성 CVD법에 의해 형성되는 반도체상 집적회로장치의 제조방법.
  6. 제1항에 있어서, 상기 제1산화실리콘막의 두께는 하측배선층의 배선 두께 보다 두꺼운것인 반도체 집적회로장치의 제조방법.
  7. 층간절연막의 위에 놓이는 상측배선층에 배선과 층간절연막층 밑에 놓여진 하측배선층의 배선을 서로 절연하기 위한 상기 층간절연막을 형성하는 반도체 집적회로장치의 제조방법에 있어서, (a) CVD법과 스퍼터 에칭법을 동시에 실행함으로써 반도체 집적회로상에 형성된 하측배선층상에 제1산화실리콘막을 형성하는 단계와, (b) CMP법에 의해 상기 산화실리콘막의 표면을 연마하는 단계를 구비하는 반도체 집적 회로장치 제조방법.
  8. 층간절연막의 위에 놓이는 상측배선층에 배선과 층간절연막층 밑에 놓이는 하측배선층의 배선을 서로 절연하기 위한 상기 층간절연막을 형성하는 반도체 집적회로장치의 제조방법에 있어서, (a) CVD법과 스퍼터 에칭법을 동시에 실행하여 하측배선층의 배선상에 제1산화실리콘을 형성함으로써 하측배선층의 밑에 놓이는 배선에 상당하는 제1산화실리콘막의 돌출부 각각의 베이스의 크기가 상기 밑에 놓이는 배선의 폭보다 작게하는 단계와, (b) 제1산화실리콘막상에 무기 SOG막을 형성한 후 에칭에 의해 SOG막의 적어도 일부를 제거하는 단계를 구비하는 반도체 집적회로의 제조방법.
  9. 제8항에 있어서, 제1산화실리콘막은 ECR-CVD법이나, 해리컬CVD법 또는 헬리콘CVD법중의 어느 하나로 형성되는 반도체 집적회로장치의 제조방법.
  10. 제8항에 있어서, 산화실리콘막의 밑에 놓인 인접배선 사이의 스패이스에 상당하는 상기 실리콘막의 저단차부를 채우는 SOG막은 에칭에 의해 완전히 제거되는 반도체 집적회로장치의 제조방법.
  11. 제8항에 있어서, 산화실리콘막의 밑에 놓인 인접배선 사이의 스페이스에 상당하는 상기 산화실리콘막의 저단차부를 채우는 SOG막은 에칭에 의해 일부 제거되는 반도체 집적회로장치의 제조방법.
  12. 제8항에 있어서, 제2산화실리콘막이 SOG막을 에칭한 후, 상기 제1산화막상에 형성되는 반도체 집적회로장치의 제조방법.
  13. 제8항에 있어서, 상기 배선은 층간절연막 밑에 놓인 하측배선층의 일부영역에서는 밀하게 배열되고 상기 하측배선층의 다른 영역에서는 소하게 배열되는 반도체 집적회로장치의 제조방법.
  14. 제8항에 있어서, 상기 하측배선층의 배선의 폭이 10㎛이하인 반도체 집적회로장치의 제조방법.
  15. 제8항에 있어서, 상기 하측배선층의 배선의 폭이 5㎛이하인 반도체 집적회로장치의 제조방법.
  16. 제8항에 있어서, 3층 이상의 배선층이 상기 반도체 집적회로상에 형성되는 반도체 집적회로장치의 제조방법.
  17. 제8항에 있어서, 5층 이상의 배선층이 상기 반도체 집적회로 상에 형성되는 반도체 집적회로장치의 제조방법.
  18. 제8항에 있어서, 하측배선층의 인접배선사이의 간격은 상기 배선두께의 1.5배 이하로하는 반도체 집적회로장치의 제조방법.
  19. 제8항에 있어서, 상기 하측배선층의 인접배선 사이의 상기 간격은 상기 배선두께의 1.2배 이하로하는 반도체 집적회로장치의 제조방법.
  20. 제8항에 있어서, 메모리기능부와 논리기능부가 상기 집적회로상에 형성되고, 상기 하측배선층의 배선은 메모리기능부의 메모리셀을 상호 연결하는 반도체 집적회로장치의 제조방법.
  21. 제8항에 있어서, 상기 하층배선층의 배선은 논리기능용의 신호배선으로 사용되는 반도체 집적회로장치의 제조방법.
  22. 제21항에 있어서, 상기 논리기능용의 신호배선으로 사용되는 상기 하측배선층의 배선은 자동배선시스템에 의해 배치되는 반도체 집적회로장치의 제조방법.
  23. 제21항에 있어서, 논리기능용의 신호배선으로 사용되는 하측배선층의 배선은 하측배선층의 일부 영역에서는 밀하게 배치되고 상기 하측배선층의 다른 영역에서 소하게 배치되는 반도체 집적회로장치의 제조방법.
  24. 제21항에 있어서, 반도체 집적회로의 논리기능은 논리기능용의 신호배선으로 사용되는 하측배선층의 배선의 배치를 바꿈으로써 바꿀 수 있는 반도체 집적회로장치의 제조방법.
  25. (a) 반도체 집적회로의 주면상에 평면패턴으로 서로 근접해서 배치된 다수의 미세한 제1배선을 포함하는 제1배선층을 형성하기 위한 제1배선의 형성공정과, (b) 인접의 제1배선의 사이의 스페이스에 상당하는 저단차부를 가지도록 상기 제1배선층상에 제1무기절연막을 형성하기 위한 제1무기절연막의 형성 공정과, (c) 상기 제1절연막상에 소정의 열처리를 행할 때 실질적으로 무기막으로 되게하고 비교적 평탄한 면을 가지는 동성의 제2무기절연막을 형성하기 위한 제1무기층간 절연막의 형성공정과, (d) 제1무기 절연막상의 평면패턴에서 서로 근접해서 배치된 다수의 미세한 배선을 포함하는 제2배선층을 형성하기 위한 제2배선층의 형성공정을 적어도 구비하는 반도체 집적회로 장치의 제조방법.
  26. 제25항에 있어서, 상기 제1무기 절연막 형성공정은 ECR-CVD법인 반도체 집적회로장치의 제조방법.
  27. 제26항에 있어서, 상기 제1무기절연막의 저단차부는 인접 배선사이의 간격과 실질적으로 같은 짧은 거리를 흐르므로써 제1무기절연막의 표면을 평탄화하도록 상기 제2무기절연막이 상기 저단차부를 채우게 할 수 있는 단면영역을 각각 가지는 반도체 집적회로장치의 제조방법.
  28. 제27항에 있어서, 상기 제1무기층간 절연막 형성공정에 의해 형성된 상기 제2무기절연막은 SOG(Spin-on glass)막인 반도체 집적회로장치의 제조방법.
  29. 제27항에 있어서, 상기 제1무기층간 절연막 형성공정에 의해 형성된 제2무기절연막은 소정의 열처리를 받을 때 리플로워 특성을 가지며, 흐를 수 있는 무기절연막이고, 상기 제2무기절연막은 리플러워 동안 열처리를 받는 반도체 집적회로장치의 제조방법.
  30. 제28항에 있어서, 제1배선과 제2배선 그룹은 서로 부분적으로 포개지는 반도체 집적회로장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940022170A 1993-09-17 1994-09-03 반도체 집적회로장치의 제조방법 KR950009951A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP23067093 1993-09-17
JP93-230670 1993-09-17
JP94-126235 1994-06-08
JP6126235A JPH07135252A (ja) 1993-09-17 1994-06-08 半導体集積回路装置の製造方法

Publications (1)

Publication Number Publication Date
KR950009951A true KR950009951A (ko) 1995-04-26

Family

ID=26462453

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940022170A KR950009951A (ko) 1993-09-17 1994-09-03 반도체 집적회로장치의 제조방법

Country Status (2)

Country Link
JP (1) JPH07135252A (ko)
KR (1) KR950009951A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100650711B1 (ko) * 2000-06-29 2006-11-27 주식회사 하이닉스반도체 화학적기계연마에서 발생하는 절연막의 마이크로 스크래치제거방법 및 이를 이용한 소자분리막 형성방법
KR100971906B1 (ko) * 2008-03-27 2010-07-22 임동수 편심 원추형 모서리 면취 보링 바

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100230392B1 (ko) * 1996-12-05 1999-11-15 윤종용 반도체 소자의 콘택 플러그 형성방법
US6593241B1 (en) * 1998-05-11 2003-07-15 Applied Materials Inc. Method of planarizing a semiconductor device using a high density plasma system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100650711B1 (ko) * 2000-06-29 2006-11-27 주식회사 하이닉스반도체 화학적기계연마에서 발생하는 절연막의 마이크로 스크래치제거방법 및 이를 이용한 소자분리막 형성방법
KR100971906B1 (ko) * 2008-03-27 2010-07-22 임동수 편심 원추형 모서리 면취 보링 바

Also Published As

Publication number Publication date
JPH07135252A (ja) 1995-05-23

Similar Documents

Publication Publication Date Title
US4576900A (en) Integrated circuit multilevel interconnect system and method
US8420524B2 (en) Void boundary structures, semiconductor devices having the void boundary structures and methods of forming the same
KR970013366A (ko) 반도체 집적 회로장치의 제조방법
US20020123202A1 (en) Semiconductor device and method for manufacturing the same
KR100272166B1 (ko) 소자분리영역에 형성된 더미 도전층을 갖춘반도체소자 및 그제조방법
GB2306776A (en) Multilevel interconnection structure
US5924006A (en) Trench surrounded metal pattern
KR970063592A (ko) 다층 패드를 구비하는 반도체장치 및 그 제조방법
KR100374249B1 (ko) 반도체장치및그제조방법
KR100223500B1 (ko) 반도체 장치
JP2000340568A (ja) 半導体装置
KR950009951A (ko) 반도체 집적회로장치의 제조방법
US6387792B2 (en) Method of fabricating a dielectric antifuse structure
US5406121A (en) Semiconductor device having improved interconnection wiring structure
KR100200687B1 (ko) 새로운 패드층을 구비하는 반도체장치
US6445071B1 (en) Semiconductor device having an improved multi-layer interconnection structure and manufacturing method thereof
KR0179838B1 (ko) 반도체 소자의 절연막 구조 및 절연막 평탄화 방법
US6472697B2 (en) Assorted aluminum wiring design to enhance chip-level performance for deep sub-micron application
KR100190079B1 (ko) 반도체 소자의 금속 배선 및 그 형성방법
KR0168164B1 (ko) 반도체 소자의 제조방법
KR100635872B1 (ko) 반도체소자의 금속배선 형성방법
KR0161424B1 (ko) 고집적 반도체소자의 배선층
KR20030052274A (ko) 듀얼 다마신을 이용한 전원 배선 구조 및 그 제조 방법
JP2000183163A (ja) 半導体装置とその製造方法
KR20020006361A (ko) 패턴 균일도가 향상된 반도체 소자 및 그 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination