JPH03201540A - 薄膜トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は薄膜トランジスタの製造方法に関し、特にコブ
ラナー型薄膜トランジスタの製造に利用して有効な技術
に関する。

［従来の技術］ 液晶テレビ等に使用される液晶表示装置としては、高コ
ントラスト及び高時分割駆動が要求されるため、アクテ
ィブマトリクス型を用いることが提案されている。この
アクティブマトリクス型の液晶表示装置のアクティブマ
トリクスパネルは、絶縁性の基板上にマトリクス配列の
各行毎にドレインラインが形成され、各列毎にゲートラ
インが形成されており、これらの交差箇所毎に薄膜トラ
ンジスタが形成されている。そして、この薄膜トランジ
スタにはスタガー型と逆スタガー型、コプラナー型、逆
スタガ−型の構造が提案されている。

第３図には、従来提案されているコプラナー型薄膜トラ
ンジスタの基本構造とその製造方法が示されている。

同図を用いてその概略を説明すると、先ずガラス基板ｌ
上に例えばアモルファス・シリコンの半導体膜２を基板
ｌの全面に堆積する〈第３図（Ａ））。次に、フォトリ
ソグラフィ技術でレジストをマスクとして上記半導体膜
２をエツチングし所定のパターンに形成することにより
活性層２ａとする（第３図（Ｂ））。その後、ｎ型ポリ
シリコンからなるコンタクト層３を堆積し、その上に続
けてソース、ドレイン電極となるアルミニウム層４を蒸
着する（第３図（Ｃ））。それから、上記活性層２ａの
チャネル領域となる部分上のコンタクト層３とアルミニ
ウム層４をエツチングで除去してソース、ドレインを分
離する（第３図（Ｄ））。

しかる後分離されたソース、ドレイン電極４ａ。

４ｂ上にゲート絶縁膜５を基板ｌの全面に被着し、さら
にその上にアルミニウム層６を続けて形成する（第３図
（Ｅ））。そして、上記アルミニウム層６を、エツチン
グによって少なくとも上記活性層２ａの上方を覆うよう
な形に形成することでゲート電極６ａとする（第３図（
Ｆ））。

［発明が解決しようとする課題］ 上述したような従来のコプラナー型薄膜薄膜トランジス
タの製造方法にあっては、第３図（Ｂ）。

（Ｃ）に示されているように、活性層２ａを形成するた
めの半導体膜２のパターニングを行なってからコンタク
ト層３やソース、ドレイン電極となるアルミニウム層４
を被着しているため、半導体膜２とコンタクト層３の界
面に異物が付着する。

また、コンタクト層３およびアルミニウム層４の分離エ
ツチングの際に活性層２ａの表面が損傷されたり、異物
が付着したりしてしまう。そのため、製造された薄膜ト
ランジスタの特性が劣化したり、安定性に欠けるという
問題点があった。

また、コンタクト層３とアルミニウム層４のエツチング
によって、このコンタクト層３とアルミニウム層４との
膜厚の段差が生じるため、その上にゲート絶縁膜５を被
着したときに、段差の部分の絶縁膜５が薄くなったり、
更にはピンホールやクラックが生じてゲート電極６ａと
ソース、ドレイン電極４ａ、４ｂとの短絡が発生し易い
という問題点があった。

本発明の目的は、コブラナー型薄膜トランジスタの特性
を向上させるとともにゲート電極とソース、ドレイン電
極間の短絡を防止し、歩留りを向上させることができる
ような製造技術を提供することにある。

［課題を解決するための手段］ そこで、この発明は、基板上に活性層となる半導体膜と
絶縁膜を続けて被着させた後、絶縁膜にコンタクトホー
ルを形成し、コンタクト層およびソース、ドレイン電極
となるアルミニウム層を上記コンタクトホール内に形成
するようにした。

［作用］ 上記した手段によれば、基板上に半導体膜と絶縁膜が続
けて被着され、かつその後の工程で半導体膜のチャネル
部の表面がエツチングにより露出されることがないので
、半導体膜特にそのチャネル部の汚染およびエツチング
によるダメージを防止でき、これによってトランジスタ
の特性の向上を図るという上記目的を達成することがで
きる。

また、従来のようにコンタクト層およびソース、ドレイ
ン電極を形成してから絶縁膜を形成するのではなく、半
導体膜上に絶縁膜を被着してからコンタクトホールの形
成を行なってコンタクト層およびソース、ドレイン電極
を上記コンタクトホール内に形成するようにしたので、
絶縁膜に生じる段差をなくすことができ、これによって
ゲート電極とソース、ドレイン電極間の短絡を防止する
という上記第２の目的を達成することができる。

［実施例１］ 第１図には本発明に係るコプラナー型薄膜トランジスタ
の製造方法の第１の実施例が示されている。

この実施例では、先ずガラス基板のような絶縁基板１上
に、ノンドープのアモルファスシリコン等の半導体膜２
をＣＶＤ法で堆積し、その上にゲート絶縁膜となるＳｉ
Ｎｘ膜５さらにその上にゲート電極となるアルミニウム
層６を連続して被着する（第１図（Ａ））。

次に、フォトリソグラフィ技術で、レジストをマスクと
してドライエツチングで上記アルミニウム層６を所望の
形状にパターニングして、ゲート電極６ａとする（第１
図（Ｂ））。

それから再びレジストをマスクとしてＳｉＮｘ膜５およ
び半導体膜２をドライエツチングでパターニングして、
ゲート電極６ａの下にゲート電極６ａよりも幅の広いゲ
ート絶縁膜５ａと活性層２ａを形成する（第１図（Ｃ）
）。しかる後、ゲート電極６ａを覆うように、ＳｉＮｘ
のような第２絶縁Ｍ７をプラズマＣＶＤ法等により基板
ｌの全面に被着しく第１図（Ｄ））、この第２ｉ縁膜７
およびゲート絶縁膜５ａにソース、ドレイン電極を形成
するためのコンタクトホール７ａ、７ｂをゲート電極６
ａの両側に上記活性層６ａの上面に達するまで形成する
（第１図（Ｅ））。

それから、リンのようなｎ型不純物を含むアモルファス
シリコンからなるコンタクト層３およびソース、ドレイ
ン電極となるアルミニウム層４をＣＶＤ法およびスパッ
タ法で被着する。すると、上記コンタクトホール７ａ、
７ｂ内が、ｎ型アモルファスシリコン層（３）とアルミ
ニウム層（４）で充填される（第１図（Ｆ））。

その後、上記コンタクト層３とアルミニウム層４をレジ
ストをマスクとしてエツチングでパターニングしてソー
ス、ドレイン電極４ａ、４ｂを形成して完成する（第１
図（Ｇ））。

以上説明したように上記実施例では半導体膜と絶縁膜が
続けて被着され、かつその後の工程で半導体膜のチャネ
ル部の表面がエツチングにより露出されることがないの
で、半導体膜特にそのチャネル部の汚染およびエツチン
グによるダメージを防止できる。

また、従来のようにコンタクト層およびソース、ドレイ
ン電極を形成してから絶縁膜を形成するのではなく、半
導体膜上に絶縁膜を被着しコンタクトホールを形成して
からコンタクト層およびソース、ドレインｔ［の形成を
行なっているので、絶縁膜に生じる段差をなくすことが
でき、これによってゲート電極とソース、ドレイン電極
間の短絡を防止できるという効果がある。

［実施例２］ 第２図には本発明の第２の実施例が工程順に示されてい
る。

この実施例では、先ず、絶縁基板１上に半導体Ｍ２とＳ
ｉＮｘのような絶縁膜５が連続して被着される（第２図
（Ａ））。そして、レジストをマスクとして絶縁ｌｌ！
％５と半導体膜２がエツチングによってパターニングさ
れて活性層２ａとその上のゲート絶縁膜５ａが形成され
る（第２図（Ｂ））。

次に上記ゲート絶縁膜５ａの上にレジスト膜８が塗布さ
れ、これをマスクとしてソース、ドレイン電極を形成す
るためのコンタクトホール９ａ。

９ｂがゲート絶縁膜５ａに対して上記活性層２ａの上面
が露出するまで開口される（第２図（Ｃ））。

そして、このレジスト膜８を残したままその上にｎ型ア
モルファスシリコンのコンタクト層３が全面的に被着さ
れ、その上にアルミニウム層４が蒸着される。すると、
第２図（Ｄ）に示すように、コンタクトホール９ａ、９
ｂの壁面にはコンタクト層３が形成されるが、レジスト
膜８が厚いため表面のアルミニウム層とコンタクトホー
ル９ａ。

９ｂの底部のアルミニウム層とが離れるような形でアル
ミニウム層４が被着される。

そこで、次にレジスト剥離液でレジスト膜８を除去する
と、リフトオフ作用でレジスト膜８の上のコンタクト層
３およびアルミニウム層４が除去されて、第２図（Ｅ）
のようにコンタクトホール９ａ、９ｂがほぼ埋まった状
態になる。

しかる後、ＴａＯｘ　（タンタルオキサイド）のような
高誘電体膜が第２絶縁膜７として被着され、さらにその
上にゲート電極となるアルミニウム層６が被着される（
第２図（Ｆ））。そして、レジストをマスクとしてウェ
ットエツチングもしくはドライエツチングでアルミニウ
ム層６がパターニングされることで、第２図（Ｇ）に示
すようにコンタクトホール９ａと９ｂの間隔（トランジ
スタのゲート長Ｌ）よりも大きなゲート電極６ａが形成
される。

この実施例のトランジスタではゲート電極６ａの幅がゲ
ート長よりも大きく形成されているため、第１の実施例
のトランジスタに比べて大きなオン電流を流すことがで
きる。

しかも、半導体膜と絶縁膜が続けて被着され、かつその
後の工程で半導体膜のチャネル部の表面がエツチングに
より露出されることがないので、第１の実施例同様半導
体膜特にチャネル部の汚染およびエツチングによるダメ
ージを防止できる。

また、コンタクト層およびソース、ドレイン電極を形成
してから絶縁膜を形成するのではなく、半導体膜上に絶
縁膜を被着してからコンタクトホールの形成を行なって
コンタクト層およびソース、ドレイン電極の形成を行な
うようにしているので、絶縁膜に生じる段差をなくすこ
とができ、これによってゲート１！極とソース、ドレイ
ン電極間の短絡を防止することができるという効果があ
る。

なお、上記実施例において使用した絶縁膜５や半導体膜
２、ゲート電極６ａ等の材料は一例であって、各々同一
もしくは類似の性質を有する他の材料を用いることがで
きることはいうまでもない。

［発明の効果］ この発明は、コブラナー型薄膜トランジスタのチャネル
部の汚染およびダメージを防止して特性を向上させるこ
とができるとともに、ゲート１！極とソース、ドレイン
電極間の短絡を防止し、歩留りを向上させることができ
るという効果を有する。

【図面の簡単な説明】

第１図（Ａ）〜（Ｇ）は本発明に係るコブラナー型薄膜
トランジスタの製造方法の第１の実施例を工程順に示す
断面図、 第２図（Ａ）〜（Ｇ）は本発明に係るコブラナー型薄膜
トランジスタの製造方法の第２の実施例を工程順に示す
断面図、 第３図（Ａ）〜（Ｆ）は従来のコブラナー型薄膜トラン
ジスタの製造方法の一例を示す断面図である。 １・・・・基板、２・・・・半導体膜、３・・・・コン
タクト層、４ａ、４ｂ・・・・ソース、ドレイン電極、
５ａ・・・・ゲート絶縁膜、６ａ・・・・ゲート電極。 第　　１　図 （Ａｌ

Claims (2)

【特許請求の範囲】
1. （１）絶縁基板上に、半導体膜、第１の絶縁膜および導
   電層を連続して形成する工程と、上記導電層をパターニ
   ングしてゲート電極とする工程と、上記第１の絶縁膜お
   よび半導体膜を上記ゲート電極よりも大きな形状に形成
   する工程と、上記ゲート電極および第１の絶縁膜を覆う
   ように上記基板上に第２絶縁膜を形成する工程と、上記
   ゲート電極の両側に位置し上記第１および第２の絶縁膜
   に上記半導体膜まで達するコンタクトホールを形成する
   工程と、このコンタクトホールにソース、ドレイン領域
   およびソース、ドレイン電極を形成する工程とからなる
   ことを特徴とする薄膜トランジスタの製造方法。
2. （２）絶縁基板上に、半導体膜および第１の絶縁膜を連
   続して形成する工程と、レジスト膜を塗布してこのレジ
   スト膜をマスクとして上記第１絶縁膜に上記半導体膜の
   表面に達するコンタクトホールを形成する工程と、上記
   レジスト膜を残したままその上にコンタクト層と導電層
   を被着し上記レジスト膜およびコンタクト層を除去して
   コンタクトホール内にソース、ドレイン領域およびソー
   ス、ドレイン電極を形成する工程と、この上に第２絶縁
   膜を形成しその上にゲート電極を形成する工程とからな
   ることを特徴とする薄膜トランジスタの製造方法。