KR980006136A - 집적회로 및 그 제조공정 - Google Patents

집적회로 및 그 제조공정 Download PDF

Info

Publication number
KR980006136A
KR980006136A KR1019970028099A KR19970028099A KR980006136A KR 980006136 A KR980006136 A KR 980006136A KR 1019970028099 A KR1019970028099 A KR 1019970028099A KR 19970028099 A KR19970028099 A KR 19970028099A KR 980006136 A KR980006136 A KR 980006136A
Authority
KR
South Korea
Prior art keywords
substrate
insulated
layer
island
integrated circuit
Prior art date
Application number
KR1019970028099A
Other languages
English (en)
Inventor
제임스 디 비이솜
Original Assignee
스콧 티. 마이쿠엔
해리스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스콧 티. 마이쿠엔, 해리스 코포레이션 filed Critical 스콧 티. 마이쿠엔
Publication of KR980006136A publication Critical patent/KR980006136A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

집적회로(200)는 복수의 배선된 반도체 기판과 상기 기판(201)으로부터 유전체적으로 절연되는 배선된 디바이스(220)중의 적어도 하나와 상기 기판(201)으로부터 접합절연되는 배선된 디바이스(210)중의 적어도 다른 하나를 포함한다. 실시예에서, 접합절연된 디바이스중의 적어도 하나는 ESD 보호회로(100)를 포함한다. ESD 보호회로(100)는 제너 다이오드(109)를 포함하고 바이폴라 트랜지스터(103), 다이오드(101), 저항기(102)를 포함하며, 기판과 반대의 도전도 형태의 반도체층을 포함하는 절연트랜치 아일런드에 형성된다. 기판과 같은 도전도 형태의 높게 도핑된 매몰 반도체영역은 기판에 인접하는 아일런드 반도체층에 형성된다.

Description

집적회로 및 그 제조공정
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 제1도에 나타낸 ESD 회로의 개략적인 정면도이다.

Claims (16)

  1. 제 1도전도 형태의 반도체 기판과, 복수의 배선된 반도체 디바이스와, 상기 기판으로부터 유전체적으로 절연되는 배선된 상기 디바이스중의 적어도 하나와, 상기 기판으로부터 유전체적으로 접합절연되는 배선된 상기 디바이스중의 적어도 다른 하나를 포함하는 것을 특징으로 하는 집적회로.
  2. 제 1항에 있어서, 상기 배선된 반도체 디바이스는 상기 기판에 실질상 같은 레벨에서 형성되는 것을 특징으로 하는 집적회로.
  3. 제 1항 또는 2항에 있어서, 상기 기판으로부터 접합절연된 상기 디바이스중의 적어도 하나는 ESD 보호회로를 포함하는 것을 특징으로 하는 집적회로.
  4. 제 1항 내지 3항중 어느 한 항에 있어서, 상기 기판은 다결정실리콘을 포함하는 것을 특징으로 하는 집적회로.
  5. 제 4항에 있어서, 상기 기판은 N 도전도 형태, P 도전도 형태를 구성하는 그룹중의 하나에서 선택되는 것을 특징으로 하는 집적회로.
  6. 제 1항 내지 4항중 어느 한 항에 있어서, 상기 배선된 반도체 디바이스는 PN 다이오드, 바이폴라 트랜지스터, MOS 트랜지스터, 저항기, 커패시터를 구성하는 그룹에서 선택된 디바이스중의 적어도 하나를 포함하는 것을 특징으로 하는 집적회로.
  7. 제 3항 내지 5항중 어느 한 항에 있어서, 상기 ESD 보호회로는 다이오드, 제너 다이오드, 저항기와 같은 바이폴라 트랜지스터를 구성하는 그룹에서 선택되는 것을 특징으로 하는 집적회로.
  8. 제 3항에 있어서, 상기 ESD 보호회로는 상기 제1도전도 형태와 반대되는 제2도전도 형태의 반도체층을 포함하는 절연트랜치 아일런드에 형성되며, 상기 아일런드는 상기 기판으로부터 접합절연되는 것을 특징으로 하는 집적회로.
  9. 제 8항에 있어서, 상기 반도체 디바이스층은 상기 기판에 인접하는 상기 제1도전도 형태의 높게 도핑된 매몰 반도체영역을 포함하며, 상기 아일런드는 상기 기판으로 상기 반도체층을 통해 확장하는 유전체 재료층을 지탱하는 각각의 측벽을 갖는 떨어진 간격을 갖는 제1 및 제2절연트랜치에 의해 정의되는 것을 특징으로 하는 집적회로.
  10. 제 9항에 있어서, 상기 유전체 재료는 이산화규소를 포함하며, 상기 절연트랜치는 상기 유전체 재료층에 증착된 도전성 재료를 추가로 포함하며, 상기 도전성 재료는 다결정실리콘을 포함하는 것을 특징으로 하는 집적회로.
  11. 제 1항에 있어서, 상기 기판으로부터 접합절연된 디바이스는 제2도전도 형태의 층에 의해 상기 기판으로부터 분리된 제1도전도 형태의 표면층을 포함하는 아일런드에 형성되는 것을 특징으로 하는 집적회로.
  12. 복수의 배선된 반도체 디바이스와, 기판으로부터 유전체적으로 절연된 아일런드에 증착되는 상기 디바이스중의 적어도 하나와, 상기 기판으로부터 접합절연된 아일런드에 증착되는 상기 디바이스중의 적어도 다른 하나를 포함하는 집적회로 기판을 제조하기 위한 공정에 있어서: 단결정 실리콘 웨이퍼에 이산화규소 마스킹층을 형성하는 단계와; 상기 이산화규소 마스킹층에 질화규소층을 형성하는 단계와; 접합절연된 아일런드 바닥 일부에 상응하는 상기 질화규소층을 패턴으로 하는 단계와; 상기 질화규소층의 일부를 선택적으로 제거하는 단계와; 질화마스크를 형성하도록 상기 접합절연된 아일런드 바닥의 일부에 대응하는 부분만을 남기는 단계와; 접합절연된 아일런드 바닥과 유전체적으로 절연된 아일런드 바닥에 대응하는 상기 이산화규소 마스크층을 패턴으로 하는 단계와; 상기 이산화규소 마스킹층 일부를 선택적으로 제거하는 단계와; 상기 접합절연된 아일런드 바닥과 상기 유전체적으로 절연된 아일런드 바닥의 일부에 대응하는 부분만을 남기는 단계와; 이것에 의해 산화막 마스크를 형성하는 단계와; 상기 산화막 마스크를 이용하여 상기 실리콘 웨이퍼에 트랜치를 형성하는 단계와; 상기 트랜치의 측벽 및 상기 질화마스크에 의해 보호되지 않은 아일런드 바닥에 이산화규소 절연층을 형성하는 단계와; 질화막 마스크와 상기 질화막 마스크 밑에 있는 이산화규소 마스크층의 일부를 제거하는 단계와; 아일런드 바닥 위에 제1도전율 형태의 상기 집적회로를 위한 기판을 포함하는 다결정실리콘층을 형성하는 단계와; 상기 트랜치 측벽에 상기 절연층의 일부에 의해 정의된 단결정실리콘의 유전체적으로 절연된 아일런드를 형성하는 평면에 대해 상기 단결정실리콘 웨이퍼의 탑부분을 제거하는 단계와; 복수의 배선된 반도체 디바이스와, 상기 기판으로부터 유전체적으로 절연된 아일런드에 증착되는 상기 디바이스중의 적어도 하나와, 상기 기판으로부터 접합절연된 아일런드에 증착되는 상기 디바이스중의 적어도 다른 하나를 형성하는 단계를 포함하는 것을 특징으로 하는 집적회로 제조공정.
  13. 제 12항에 있어서, 접합절연층은 상기 아일런드 바닥위에 상기 다결정실리콘층을 형성하기 전에 상기 접합 절연된 아일런드 바닥에 형성되는 것을 포함하는 것을 특징으로 하는 집적회로 제조공정.
  14. 제 12항 또는 13항에 있어서, 상기 기판으로부터 접합결연된 상기 아일런드중의 적어도 하나는 ESD 보호회로를 포함하는 것을 특징으로 하는 집적회로 제조공정.
  15. 제 12항, 제 13항 혹은 14항에 있어서, 상기 배선된 반도체 디바이스는 PN 다이오드, 바이폴라 트랜지스터, MOS 트랜지스터, 저항기, 커패시터를 구성하는 그룹에서 선택된 적어도 하나의 디바이스를 포함하는 것을 특징으로 하는 집적회로 제조공정.
  16. 제 14항에 있어서, 상기 ESD 보호회로는 바이폴라 트랜지스터와 같은 저항기, 다이오드, 제너 다이오드를 구성하는 그룹에서 선택되는 것을 특징으로 하는 집적회로 제조공정.
KR1019970028099A 1996-06-27 1997-06-27 집적회로 및 그 제조공정 KR980006136A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/671,243 US5841169A (en) 1996-06-27 1996-06-27 Integrated circuit containing devices dielectrically isolated and junction isolated from a substrate
US08/671,243 1996-06-27

Publications (1)

Publication Number Publication Date
KR980006136A true KR980006136A (ko) 1998-03-30

Family

ID=24693700

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970028099A KR980006136A (ko) 1996-06-27 1997-06-27 집적회로 및 그 제조공정

Country Status (4)

Country Link
US (1) US5841169A (ko)
EP (1) EP0817257A1 (ko)
JP (1) JPH1070245A (ko)
KR (1) KR980006136A (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100190091B1 (ko) * 1996-09-25 1999-06-01 윤종용 반도체장치의 esd 보호회로 형성방법
KR100280809B1 (ko) 1998-12-30 2001-03-02 김영환 반도체 소자의 접합부 형성 방법
US6063672A (en) * 1999-02-05 2000-05-16 Lsi Logic Corporation NMOS electrostatic discharge protection device and method for CMOS integrated circuit
US6245600B1 (en) 1999-07-01 2001-06-12 International Business Machines Corporation Method and structure for SOI wafers to avoid electrostatic discharge
DE10026924A1 (de) * 2000-05-30 2001-12-20 Infineon Technologies Ag Kompensationsbauelement
US6429502B1 (en) * 2000-08-22 2002-08-06 Silicon Wave, Inc. Multi-chambered trench isolated guard ring region for providing RF isolation
TW512526B (en) * 2000-09-07 2002-12-01 Sanyo Electric Co Semiconductor integrated circuit device and manufacturing method thereof
US6396107B1 (en) 2000-11-20 2002-05-28 International Business Machines Corporation Trench-defined silicon germanium ESD diode network
US6455902B1 (en) 2000-12-06 2002-09-24 International Business Machines Corporation BiCMOS ESD circuit with subcollector/trench-isolated body mosfet for mixed signal analog/digital RF applications
JP3708489B2 (ja) * 2002-01-30 2005-10-19 株式会社シマノ 自転車用ダイナモの電圧クランプ回路
US7384854B2 (en) * 2002-03-08 2008-06-10 International Business Machines Corporation Method of forming low capacitance ESD robust diodes
US6921946B2 (en) * 2002-12-16 2005-07-26 Koninklijke Philips Electronics N.V. Test structure for electrical well-to-well overlay
US7250668B2 (en) 2005-01-20 2007-07-31 Diodes, Inc. Integrated circuit including power diode
US7279773B2 (en) * 2005-03-15 2007-10-09 Delphi Technologies, Inc. Protection device for handling energy transients
FR2914497B1 (fr) * 2007-04-02 2009-06-12 St Microelectronics Sa Structure de composants haute frequence a faibles capacites parasites

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4475955A (en) * 1982-12-06 1984-10-09 Harris Corporation Method for forming integrated circuits bearing polysilicon of reduced resistance
US4468414A (en) * 1983-07-29 1984-08-28 Harris Corporation Dielectric isolation fabrication for laser trimming
FR2554638A1 (fr) * 1983-11-04 1985-05-10 Efcis Procede de fabrication de structures integrees de silicium sur ilots isoles du substrat
KR850004178A (ko) * 1983-11-30 1985-07-01 야마모도 다꾸마 유전체 분리형 집적회로 장치의 제조방법
US4720739A (en) * 1985-11-08 1988-01-19 Harris Corporation Dense, reduced leakage CMOS structure
US5276350A (en) * 1991-02-07 1994-01-04 National Semiconductor Corporation Low reverse junction breakdown voltage zener diode for electrostatic discharge protection of integrated circuits
IT1253682B (it) * 1991-09-12 1995-08-22 Sgs Thomson Microelectronics Struttura di protezione dalle scariche elettrostatiche
US5416351A (en) * 1991-10-30 1995-05-16 Harris Corporation Electrostatic discharge protection
JP3252569B2 (ja) * 1993-11-09 2002-02-04 株式会社デンソー 絶縁分離基板及びそれを用いた半導体装置及びその製造方法
FR2834040B1 (fr) * 2001-12-21 2004-04-02 Lima Dispositif d'accouplement etanche de deux tubes rigides de meme diametre exterieur

Also Published As

Publication number Publication date
JPH1070245A (ja) 1998-03-10
EP0817257A1 (en) 1998-01-07
US5841169A (en) 1998-11-24

Similar Documents

Publication Publication Date Title
US6689648B2 (en) Semiconductor device having silicon on insulator and fabricating method therefor
US5449946A (en) Semiconductor device provided with isolation region
KR980006136A (ko) 집적회로 및 그 제조공정
KR840005925A (ko) 반도체 집적 회로 장치 및 그 제조 방법
US6844223B2 (en) Semiconductor device having silicon on insulator and fabricating method therefor
KR930022584A (ko) 헤테로 바이폴라 트랜지스터와 그 제조 방법
KR980005382A (ko) Soi소자 및 그 제조방법
USRE34158E (en) Complementary semiconductor device
IE822570L (en) Semiconductor device and method of manufacturing the same
US6051474A (en) Negative biasing of isolation trench fill to attract mobile positive ions away from bipolar device regions
KR100305402B1 (ko) 반도체소자의 제조방법
JPH0311107B2 (ko)
KR960012325A (ko) 반도체 소자 및 콘택 제조방법
JPS61172346A (ja) 半導体集積回路装置
JP2000223499A (ja) 静電保護装置
JPH0590492A (ja) 半導体集積回路とその製造方法
KR100249655B1 (ko) 바이폴라 소자에 대한 모델링 방법
GB2218565A (en) Varicap diode structure
KR970053470A (ko) 반도체소자의 소자분리막 제조방법
JPH0654794B2 (ja) 半導体集積回路
KR940010314A (ko) 반도체장치 및 그의 제조방법
KR880006769A (ko) 집적회로소자 및 그 제조방법
JPS55113361A (en) Semiconductor integrated circuit device
JPH01114064A (ja) 集積回路
RU96106994A (ru) Способ изготовления биполярных планарных n-p-n транзисторов

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid