JPS5986245A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS5986245A
JPS5986245A JP19623282A JP19623282A JPS5986245A JP S5986245 A JPS5986245 A JP S5986245A JP 19623282 A JP19623282 A JP 19623282A JP 19623282 A JP19623282 A JP 19623282A JP S5986245 A JPS5986245 A JP S5986245A
Authority
JP
Japan
Prior art keywords
wiring layer
layer
hole
wiring
electric wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19623282A
Other languages
English (en)
Inventor
Takehiko Kubota
久保田 武彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP19623282A priority Critical patent/JPS5986245A/ja
Publication of JPS5986245A publication Critical patent/JPS5986245A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、多層配線構造を有する半導体集積回路装置に
関するものである。
電子回路の集積化が大規模になり、高密度の集積回路装
置の開発が進むにつれて、配線の交叉が避けられなくな
ってきた。また、大規模集積回路を一層の配線層で形成
すると、配線のためにチップ面積の70チ程度が必要と
される。配線のための面積を減少させるためには、配線
を多層化することが、最も効果的であることは、言うま
でもない。このように、配線の交叉と、配線面積の縮小
という理由から、多層配線技術の必要性が最近共々必要
となってきている。
従来の多層配線構造を第1図から第3図を用いて説明す
る。第1図は、最も簡単な多層配線構造を示す断面図で
ある。この構造を工程順に説明するとまず最初にシリコ
ン基板101上に開孔部を有する絶縁膜102を形成し
、その上に第1の配線層としてアルミニウム膜103を
選択的に形成する。次に、前記アルミニウム膜103を
伊うように絶縁膜104を形成し、この絶縁膜に選択的
に開孔部が設けられる。(この開孔部をここではスルー
ホールと称することにする。)次に全面に真空蒸着法又
はスパッタ法で、アルミニウムを被着し、通常の7オト
レジスト技術で不要部分のアルミニウムを除去して第2
の配線層105を形成する。この方法によって実現され
る多層配線構造は、第1図にも示した通り、スルーホー
ル部分における第2の配線層が平坦部に比較して薄くな
りやすく、装置の信頼性を著しく低下させるだけでなく
、時には断線に至ることもあり、装置の収率を低下させ
る原因となる場合もある。
このようなスルーホール部での第2の配線層の不連続性
を補う方法としてスルーホールの側壁に傾針をつける。
いわゆるテーパーエッチ技術が開発されて(・るが、こ
の場合には、スルーホールの面積が増大するので、高密
度配線技術としては充分とは言えない。
また、最近急峻なスルーホール側壁に対しても充分な配
線層厚さが実現できる薄膜形成法として減圧状態での気
相成長法が開発された。この方法はアルミニウムやポリ
シリコンについて可能となっている。この方法によって
第2の配線層を設けた場合の装置断面を第2図に示す。
すなわち第2図の第2の配線層205は、スルーホール
の側壁に対して、平坦部の膜厚と同じ厚さだけ付着され
るので、断線の心配はない。しかしながら、第2図にお
いては、スルーホールの開孔部が大きいために、スルー
ホール部分を横切って第3の配線層を設けることは困難
である。このために、2層までの配線の多層化について
は本方法が有効であるが、それ以上の3層、4層配線に
は充分な技術であるとはいえない。
この具体例を第3図を用(・て説明する。第3図は選択
的に開孔された絶縁膜302を有する半導体基板301
上に配線層303,305,307,309を層間絶縁
膜303,306,308を介して4層に接続配線した
ものである。すなわち、第3図に示した従来の4層配線
構造においては、スルーホールにおける配線層のステッ
プカバレージの制限と、スルーホール部における段差の
問題から、スルーホールは少しづつずらして別の場所に
開けてゆかなければならない。また、1層目配線303
を4層目配線309と直接つなぐような深いスルーホー
ルは、不可能であった。このために、配線の自由度と、
配線に要する面積の縮小は、従来の多層配線技術では充
分ではなかった。
本発明の目的は従来の多層配線構造のもつこのような欠
点を除去するとともに、従来不可能であった任意の層間
における接続を可能とする多層配線を有する半導体装置
を提供することにある。
この発明によれば、基板の一生表面に設けられた第1の
電気配線層と、この電気配線層を55絶縁膜と、この配
線層上の該絶縁膜に選択的に設けられた開孔部と、この
開孔部を通じて第1の電気配線層に接触して設けられる
第2の電気配線層を減圧状態での気相成長法で形成する
半導体装lにおいて、この絶縁膜に設けられる開孔部の
平面寸法が第2の電気配線層の厚さの2倍以下であるこ
とを特徴とする半導体装置が得られる。
次に本発明をよりよく理解するために、実施例を用いて
説明する。以下の説明では、便宜上、現在量も広く使用
されている材料、すなわち半導体としてシリコン、電極
配線材料としてアルミニウムを、また配線層間の絶縁膜
として気相成長法による二酸化硅素膜を例にとる。
第4図に示した本発明の第一の実施例は、周知の選択拡
散技術を用いて所定の回路素子が形成されているシリコ
ン基板401とこの基板の表面に被着し基板表面を保護
する第1の8 i 0.膜402と、この絶縁膜402
に被着した電気配線層403と、この電気配線層403
を覆い、選択的に開孔部を有する第2のStO,膜40
4と、この絶縁膜404に被着した第2の電気配線層4
05よりなる。
本実施例にお(・ては、第2の810!膜404に選択
的に設けられた開孔部(スルーホール)の平面寸法の一
回の長さJは、第2の電気配線層405の平坦部におけ
る膜厚dの2倍以下の寸法に制限され、また、第2の電
気配線層405は、減圧状態での気相成長法によるアル
ミニウムにて形成される。なお沼は開孔部も平面形状が
円の場合はこの円の直径となり同様に考えられる。かか
る構成を有するこの実施例の半導体装置は、第2の雷、
気配線層405のスルーホール側面における膜厚が、平
坦部における膜厚とほぼ等しいために、スルーホールは
第2の電気配線層405で完全に埋められるため、スル
ーホールの−くぼみ瞬は無くなり、平坦化されたものと
なる。従ってスルーホール部における電気配線層の膜厚
減少による信頼性上の不安は完全に無くなり、高信頼度
の電気配線を具備した半導体装置を得ることができる。
またこの実施例に基づき、2層配線がなされた半導体装
置では、さらに3層、4層・・・・・・と多層化するこ
とが可能となり、半導体装置のパターン設計の自由度を
増し、高性能化がはかれる。
次に第5図を参照すると、第5図に示した本発明の実施
例は、所定の回路素子を有する半導体基板501と表面
保11oための第1 ノS i O,Na502と、こ
のSin、層502の表面に被着して伸びる第1の電気
配線層503と、この第1の電気配線層503を覆う第
2の8102層504と、この5101層504の表面
に被着して伸びる第2の電気配線層505と、この第2
の電気配線層505を覆う第3の8i0.rji506
と、このSin。
191506の表面に被着して伸びる第3の電気配線層
507と、この第3の電気配線層507を覆う第4のS
tO,層508とから構成される。本実施例においては
、各配線層間に設けられる8i0゜層504,506,
508に選択的に開孔されるスルーホールの平面寸法!
は各配線11505,507,509の平坦部における
膜厚dの2倍以下の寸法に制限され、また各電気配線層
は減圧状態での気相成長法によるアルミニウムにて形成
される。さらに、各5i01層に開孔されるスルーホー
ルは各8iot層に対して個別に開けられる場合と、何
層かの8IO3をまとめて開けられる場合とがある。
かかる構成にすれば、すでに第4図を用(゛て説明した
実施例による効果が同様に得られ、3層配線を具備した
高信頼度の半導体装置を得ることができる。
さらに、本実施例による重要な効果は、第4の電気配線
1ii509け直接第1の電気配線fi!503に直接
、接続することができるので、半導体装置のパターンレ
イプラトの自由度が格段に増加し、集積度の向上および
、高性能化かされた高信頼度をもつ半導体装置が容易に
得られる。
以上述べた実施例において、電気配線層としてはアルミ
ニウムを例にとって説明したが、減圧状態の気相成長法
で作ることのできる導電膜、例えばポリシリコンやその
他の金属であってもよい。
また絶縁物としてはSin、のみならず、堂化硅素膜で
も良く、またアルミニウム、チタン、タンタルジルコニ
ウム、ハフニク人などの酸化物でもよ(・。
【図面の簡単な説明】
第1図乃至第3図は従来の多層配線構造を示す断面図で
ある。第4図、第5図は各々本発明の実施例を示す断面
図である。 なお、図において、101,201,301,401゜
501 ・・・・・・半導体基板、102*202,3
02,402゜502・・・・・・表面gl、護膜、1
03,105,203,205゜303.305,30
7,309,403,405,503,505゜507
.509・・・・A電気配線層、104,204゜30
4.306,308,404,5041506゜508
・・・・・・絶縁膜、である。

Claims (1)

    【特許請求の範囲】
  1. 基板の一主表面に設けられた第1の配線層と、該第1の
    配線層を覆う絶縁膜と、前記第1の配線層上の該絶縁膜
    に選択的に設けられた開孔部と、該開孔部を通じて前記
    第1の配線層に接触して設けられる第2の配&!層を有
    する半導体装置において、前記開孔部の平面寸法が前記
    第2の配線層の厚さの2倍以下であることを特徴とする
    半導体装置。
JP19623282A 1982-11-09 1982-11-09 半導体装置 Pending JPS5986245A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19623282A JPS5986245A (ja) 1982-11-09 1982-11-09 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19623282A JPS5986245A (ja) 1982-11-09 1982-11-09 半導体装置

Publications (1)

Publication Number Publication Date
JPS5986245A true JPS5986245A (ja) 1984-05-18

Family

ID=16354392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19623282A Pending JPS5986245A (ja) 1982-11-09 1982-11-09 半導体装置

Country Status (1)

Country Link
JP (1) JPS5986245A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06102373A (ja) * 1992-07-25 1994-04-15 Internatl Business Mach Corp <Ibm> 経過時間記録装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06102373A (ja) * 1992-07-25 1994-04-15 Internatl Business Mach Corp <Ibm> 経過時間記録装置

Similar Documents

Publication Publication Date Title
JPH04174541A (ja) 半導体集積回路及びその製造方法
JP2000150429A (ja) 半導体装置およびその製造方法
JP3109478B2 (ja) 半導体装置
JPS5986245A (ja) 半導体装置
JPH02161755A (ja) 半導体装置
JP2508831B2 (ja) 半導体装置
JPS58213449A (ja) 半導体集積回路装置
JPS63260054A (ja) 半導体集積回路装置
JPH02285658A (ja) 半導体装置の製造方法
JP2705111B2 (ja) 半導体集積回路の多層配線構造の製造方法
JPH04188753A (ja) 多層配線半導体装置
JP3167455B2 (ja) 半導体装置及びその製造方法
JPS63216361A (ja) 多層配線構造
JPH01140645A (ja) 半導体集積回路装置の製造方法
JPS59117236A (ja) 半導体装置
JPS62136857A (ja) 半導体装置の製造方法
JPH07283306A (ja) 半導体装置およびその製造方法
JPS6148940A (ja) 半導体装置の電極形成方法
JPH05198691A (ja) 半導体集積回路における多層配線構造
JPS63237443A (ja) 半導体装置
KR20010025844A (ko) 반도체소자의 다층배선 형성방법
JPH08139185A (ja) 半導体装置の製造方法
JPH06125009A (ja) 半導体基板への多層配線形成方法
JP2002083867A (ja) 半導体装置及びその製造方法
JPH03165037A (ja) 半導体装置