JPS63228696A - 電子装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電子計算機等の電子装置に係シ、特に高密度実
装に適した電子装置に関する。

〔従来の技術〕

従来の電子計算機における高密度実装の動向に関しては
、’ｍ気学会雑誌、第１０４巻第７号、第５７３頁から
第５８０頁（昭５９−７）において論じられている。

〔発明が解決しようとする問題点〕

上記従来技術によると、セラミックを用いた多層配線基
板が高密度実装に寄与している。しかしながら、セラミ
ック材料をアルミナとすると、焼成温度を上げる必要が
あるため、配線材料としてはモリブデンやタングステン
など高融点ではあるが電気抵抗の大きな材料を選ばねば
ならず、計算の高速化に限度がめった。低温焼成セラミ
ックと金や銅の配線材料を使えばこの点を解決できるが
。

高速化のためには、線幅を１００μｍ以下にして実装密
度を上げる必要があった。

本発明は、このような課題を解決して、線幅の微細化を
することなしに高速化を達成することのできる電子装置
を得ることにおる。

〔問題点を解決するための手段〕

上記目的は、素子を搭載した多層配線基板に超電導体を
採用することにより達成される。この超電導体は酸化物
超電導体が望ましく、また、半導体を凌った素子では、
配線を超電導体とすればいっそう良い。

〔作用〕

これにより、超電導体は電気抵抗が零であるから、配線
密度向上のための微細化を不要とし、焼成温度の高い酸
化物超電導体を使えば、セラミック基板材料の選択の幅
が広がる。

〔実施例〕

以下、本発明の一実施例を第１図により説明する。１は
半導体素子を主に構成された集積回路からなるチップで
、半田２によシ基板３上の配線４ａに接続されている。

基板３は、　３ａ、　　３ｂ。

３Ｃと多層化され、各層に配線４ａ、　　４ｂ、　　４
ｃが形成され、相互に連結されている。基板３はアルミ
ナ、ムライト、窒化はう素、炭化けい素などからなるセ
ラミックで、５〜数１０層に重ねて焼成される。配線４
ａ、４ｂ、４Ｃは、１１！化物超電導体であり、鋼、酸
素のほかに、ランタン、バリウム、ストロンチウム、カ
ルシウム、イツトリウム、サマリウム、ふっ素、塩素な
どの中から、少なくとも二つ以上の元素を組み合せて焼
成されたセラミックである。また、チップ１内の配線に
。

超電導体を使ってもよい。

基板３は、大きさは約１００＋ｍ＋角で、搭載された複
数のチップ１間の信号のやりとり及び電源やアースのた
めの配線基板としての役割を果す。なお、基板から外部
へのコネクタ部については省略した。

この例によれば、まず配線４ａ、４ｂ、４ｃに超電導体
を使用したことにより、超電導転移温度以下で動作させ
る限り、電気抵抗が零のため、配線が長くなっても高速
化が容易である。したがって配線の微細化は不要でおる
。

基板と配線がいずれもセラミックであるため。

超−導体と基板の焼成を同時に行うことも可能でアシ、
また熱膨張係数が両者とも比較的近いため熱歪みによる
破損が少ない。

なお、チップ１には超電導ジョセフソン素子や超電導半
導体素子を含めてもよいことはもちろんである。

第２図はチップ１がセラミック製のチップキャリヤ５に
搭載された場合の本発明の他の実施例を示す。チップキ
ャリヤ５内の配線は超電導体を使用する。チップキャリ
ヤ５と基板３との電気接続は半田６による。チップキャ
リヤ５はチップ１が不良になったときの保守を容易にす
る。

〔発明の効果〕

以上述べた如く１本発明によれば、多層配線基板中の電
気抵抗を零にできるので、配線の微細化なしに高速化が
できるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の部分断面図、第２図は本発
明の他の実施例を示す部分断面図である。 １・・・チップ、２・・・半田、３・・・基板、４ａ、
４ｂ。 ４Ｃ・・・配線。

Claims (1)

1. 【特許請求の範囲】 １、素子を搭載し、超電導体により配線された多層配線
   基板を有し、前記超電導体が酸化物超電導体であること
   を特徴とする電子装置。 ２、前記素子が半導体で構成され、超電導体で配線され
   ていることを特徴とする特許請求の範囲第１項記載の電
   子装置。 ３、前記素子が超電導体で配線されたチップキャリヤに
   搭載されていることを特徴とする特許請求の範囲第１項
   記載の電子装置。