JP3290754B2 - 半導体搭載用多層基板 - Google Patents
半導体搭載用多層基板Info
- Publication number
- JP3290754B2 JP3290754B2 JP12384393A JP12384393A JP3290754B2 JP 3290754 B2 JP3290754 B2 JP 3290754B2 JP 12384393 A JP12384393 A JP 12384393A JP 12384393 A JP12384393 A JP 12384393A JP 3290754 B2 JP3290754 B2 JP 3290754B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- signal wiring
- mounting
- semiconductor
- multilayer substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体パッケージ等に
用いられる半導体搭載用多層基板に関する。
用いられる半導体搭載用多層基板に関する。
【０００２】
【従来の技術】半導体チップは、外部環境からの保護や
ハンドリング性の向上等を目的として、通常、プラスチ
ック材料やセラミックス材料等によってパッケージング
して使用されている。このような半導体パッケージに
は、例えばセラミックス多層基板が用いられている。
ハンドリング性の向上等を目的として、通常、プラスチ
ック材料やセラミックス材料等によってパッケージング
して使用されている。このような半導体パッケージに
は、例えばセラミックス多層基板が用いられている。
【０００３】図４に、従来のセラミックス多層基板１の
一構成例を示す。同図において、２ａ〜２ｄはセラミッ
クス層であり、これらのセラミックス層２上には、信号
配線層３、電源層４、接地層５等がそれぞれ形成されて
いる。半導体パッケージに用いる多層基板において、ワ
イヤボンディングパッド等の半導体チップとの接続パッ
ド６と、 I/Oピン等の実装ボード接続用の外部端子７と
の結線は、図４に示すように、内部の信号配線層３によ
って行われている。また、この信号配線層３とは別に、
電源層４や接地層５等が設けられていることが多い。な
お、図４において、符号８はめっき用の引き出し線であ
る。
一構成例を示す。同図において、２ａ〜２ｄはセラミッ
クス層であり、これらのセラミックス層２上には、信号
配線層３、電源層４、接地層５等がそれぞれ形成されて
いる。半導体パッケージに用いる多層基板において、ワ
イヤボンディングパッド等の半導体チップとの接続パッ
ド６と、 I/Oピン等の実装ボード接続用の外部端子７と
の結線は、図４に示すように、内部の信号配線層３によ
って行われている。また、この信号配線層３とは別に、
電源層４や接地層５等が設けられていることが多い。な
お、図４において、符号８はめっき用の引き出し線であ
る。
【０００４】上記したような多層基板においては、複数
の信号配線層間の電気的容量を減らすために、信号配線
層３と電源層４や接地層５とを交互に形成することが一
般的である。
の信号配線層間の電気的容量を減らすために、信号配線
層３と電源層４や接地層５とを交互に形成することが一
般的である。
【０００５】
【発明が解決しようとする課題】上述したように、従来
の多層基板においては、信号配線層３と電源層４や接地
層５とを交互に形成することによって、複数の信号配線
層間の電気的容量を減らしているが、信号配線層３と電
源層４や接地層５との間にも電気的容量（図４において
はＣ1 やＣ2 ）が生じ、これが大きい場合には同時スイ
ッチングノイズ等の発生原因となる。この同時スイッチ
ングノイズ等の発生原因となる電気的容量には、めっき
用引き出し線５も影響している。
の多層基板においては、信号配線層３と電源層４や接地
層５とを交互に形成することによって、複数の信号配線
層間の電気的容量を減らしているが、信号配線層３と電
源層４や接地層５との間にも電気的容量（図４において
はＣ1 やＣ2 ）が生じ、これが大きい場合には同時スイ
ッチングノイズ等の発生原因となる。この同時スイッチ
ングノイズ等の発生原因となる電気的容量には、めっき
用引き出し線５も影響している。
【０００６】また、近年の半導体製造技術の進歩によ
り、半導体チップの高集積化や高速動作化が急速に進ん
でおり、半導体チップの高速動作化によって、同時スイ
ッチングノイズ等による誤動作がより一層生じ易くなっ
てきているため、半導体パッケージ等に用いられる多層
基板には、誤動作の発生原因となる同時スイッチングノ
イズ等を防止することが強く求められている。
り、半導体チップの高集積化や高速動作化が急速に進ん
でおり、半導体チップの高速動作化によって、同時スイ
ッチングノイズ等による誤動作がより一層生じ易くなっ
てきているため、半導体パッケージ等に用いられる多層
基板には、誤動作の発生原因となる同時スイッチングノ
イズ等を防止することが強く求められている。
【０００７】本発明は、このような課題に対処してなさ
れたもので、信号配線と電源層や接地層との間の電気的
容量の減少を図った半導体搭載用多層基板を提供するこ
とを目的としている。
れたもので、信号配線と電源層や接地層との間の電気的
容量の減少を図った半導体搭載用多層基板を提供するこ
とを目的としている。
【０００８】
【課題を解決するための手段】本発明の半導体搭載用多
層基板は、内部信号配線層と電源層または接地層とが交
互に形成された複数の絶縁層を有する半導体搭載用多層
基板において、前記内部信号配線層の少なくとも一部は
2層以上の絶縁層上で引き回されており、かつ前記2層以
上の絶縁層上で引き回されている内部信号配線層はその
一部としてめっき線引き出し部を有することを特徴とし
ている。
層基板は、内部信号配線層と電源層または接地層とが交
互に形成された複数の絶縁層を有する半導体搭載用多層
基板において、前記内部信号配線層の少なくとも一部は
2層以上の絶縁層上で引き回されており、かつ前記2層以
上の絶縁層上で引き回されている内部信号配線層はその
一部としてめっき線引き出し部を有することを特徴とし
ている。
【０００９】
【作用】本発明の半導体搭載用多層基板においては、め
っき線引き出し部（めっき引き出し線）を有する内部信
号配線層の少なくとも一部を、内部信号配線層と電源層
や接地層との間の電気的容量が減少するように、2層以
上の絶縁層上で引き回している。このように構成するこ
とで、内部信号配線層の電気的容量が減少し、例えば同
時スイッチングノイズの低減を図ることが可能となる。
っき線引き出し部（めっき引き出し線）を有する内部信
号配線層の少なくとも一部を、内部信号配線層と電源層
や接地層との間の電気的容量が減少するように、2層以
上の絶縁層上で引き回している。このように構成するこ
とで、内部信号配線層の電気的容量が減少し、例えば同
時スイッチングノイズの低減を図ることが可能となる。
【００１０】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１１】図１は、本発明の半導体搭載用多層基板の
一実施例の構成を示す図である。同図に示す半導体搭載
用多層基板１１は、一方の面にワイヤボンディングパッ
ド等の半導体チップとの接続パッドを含む表面配線層１
２が設けられており、また他方の面に I/Oピン等の実装
ボードとの接続用の外部端子１３が接合されている。上
記した半導体搭載用多層基板１１は、例えばセラミック
ス多層基板である。このセラミックス多層基板の構成材
料としては、各種の絶縁性セラミックスを用いることが
でき、例えば窒化アルミニウム、酸化アルミニウム、窒
化ケイ素等が挙げられる。特に、窒化アルミニウム多層
基板は、熱伝導性に優れることから、入出力信号数の増
加への対応を図った上で、パッケージ等の高放熱性化が
達成でき、さらに多層基板を小形化することが可能とな
る。
一実施例の構成を示す図である。同図に示す半導体搭載
用多層基板１１は、一方の面にワイヤボンディングパッ
ド等の半導体チップとの接続パッドを含む表面配線層１
２が設けられており、また他方の面に I/Oピン等の実装
ボードとの接続用の外部端子１３が接合されている。上
記した半導体搭載用多層基板１１は、例えばセラミック
ス多層基板である。このセラミックス多層基板の構成材
料としては、各種の絶縁性セラミックスを用いることが
でき、例えば窒化アルミニウム、酸化アルミニウム、窒
化ケイ素等が挙げられる。特に、窒化アルミニウム多層
基板は、熱伝導性に優れることから、入出力信号数の増
加への対応を図った上で、パッケージ等の高放熱性化が
達成でき、さらに多層基板を小形化することが可能とな
る。
【００１２】この実施例では、セラミックス多層基板１
１を例として説明する。セラミックス多層基板１１は、
5層の絶縁性セラミックス層１４ａ、１４ｂ、１４ｃ、
１４ｄ、１４ｅを多層一体化することにより構成したも
のであり、各セラミックス層１４上には後に詳述するめ
っき引き出し線を含む内部信号配線層や、電源層、接地
層等が設けられている。このようなセラミックス多層基
板１１は、例えば基板自体（各セラミックス層）と内部
信号配線層等となる導電性物質とを同時焼成することに
より作製される。
１を例として説明する。セラミックス多層基板１１は、
5層の絶縁性セラミックス層１４ａ、１４ｂ、１４ｃ、
１４ｄ、１４ｅを多層一体化することにより構成したも
のであり、各セラミックス層１４上には後に詳述するめ
っき引き出し線を含む内部信号配線層や、電源層、接地
層等が設けられている。このようなセラミックス多層基
板１１は、例えば基板自体（各セラミックス層）と内部
信号配線層等となる導電性物質とを同時焼成することに
より作製される。
【００１３】上記セラミックス多層基板１１において、
最上層の第１のセラミックス層１４ａ上には、半導体チ
ップとの電気的な接続部となる接続パッドと表面配線部
とを有する表面配線層１２が、例えばスパッタ法や蒸着
法等の薄膜形成技術によって形成されている。この表面
配線層１２の一方の端部には接続パッドが設けられてお
り、多方の端部は導電性物質が充填されたビアホール１
５に接続されている。第２のセラミックス層１４ｂ上に
は、電源層１６が設けられており、また第３のセラミッ
クス層１４ｃ上には、入出力信号線を引き回すための所
定の配線パターンを有する第１の内部信号配線層１７が
設けられている。この第１の内部信号配線層１７は、一
端部が上記ビアホール１５に接続されており、他端部は
ビアホール１８に接続されている。ビアホール１８は、
第３、第４および第５のセラミックス層１４ｃ、１４
ｄ、１４ｅを介して、セラミックス多層基板１１の下面
まで延設されている。
最上層の第１のセラミックス層１４ａ上には、半導体チ
ップとの電気的な接続部となる接続パッドと表面配線部
とを有する表面配線層１２が、例えばスパッタ法や蒸着
法等の薄膜形成技術によって形成されている。この表面
配線層１２の一方の端部には接続パッドが設けられてお
り、多方の端部は導電性物質が充填されたビアホール１
５に接続されている。第２のセラミックス層１４ｂ上に
は、電源層１６が設けられており、また第３のセラミッ
クス層１４ｃ上には、入出力信号線を引き回すための所
定の配線パターンを有する第１の内部信号配線層１７が
設けられている。この第１の内部信号配線層１７は、一
端部が上記ビアホール１５に接続されており、他端部は
ビアホール１８に接続されている。ビアホール１８は、
第３、第４および第５のセラミックス層１４ｃ、１４
ｄ、１４ｅを介して、セラミックス多層基板１１の下面
まで延設されている。
【００１４】第４のセラミックス層１４ｄ上には、接地
層１９が設けられている。また、第５のセラミックス層
１４ｅ上には、上記ビアホール１８から分岐された第２
の内部信号配線層２０が所定のパターンで形成されてい
る。この第２の内部信号配線層２０は、めっき引き出し
線である。
層１９が設けられている。また、第５のセラミックス層
１４ｅ上には、上記ビアホール１８から分岐された第２
の内部信号配線層２０が所定のパターンで形成されてい
る。この第２の内部信号配線層２０は、めっき引き出し
線である。
【００１５】セラミックス多層基板１１の下面側には、
上記入出力信号線の一部を構成するビアホール１８と電
気的に接続されたランド２１が所定のパターンで形成さ
れている。そして、これらランド２１上には、外部接続
端子１３がそれぞれ接合されている。
上記入出力信号線の一部を構成するビアホール１８と電
気的に接続されたランド２１が所定のパターンで形成さ
れている。そして、これらランド２１上には、外部接続
端子１３がそれぞれ接合されている。
【００１６】上述した実施例の半導体搭載用セラミック
ス多層基板１においては、内部信号配線層を、第３のセ
ラミックス層１４ｃと第５のセラミックス層１４ｅの 2
つのセラミックス層上で引き回している。換言すれば、
めっき引き出し線となる第２の内部信号配線層２０を、
第１の内部信号配線層１７とは別のセラミックス層上で
引き回している。
ス多層基板１においては、内部信号配線層を、第３のセ
ラミックス層１４ｃと第５のセラミックス層１４ｅの 2
つのセラミックス層上で引き回している。換言すれば、
めっき引き出し線となる第２の内部信号配線層２０を、
第１の内部信号配線層１７とは別のセラミックス層上で
引き回している。
【００１７】このように、内部信号配線層を 2つのセラ
ミックス層上で引き回すことによって、この実施例では
めっき引き出し線２０に関する電気的容量を、接地層１
９との間で発生する電気的容量Ｃ2 ’のみとすることが
でき、電源層１６との間の電気的容量を減らすことが可
能となる。これを図４に示した従来の多層基板１と比較
すると、従来の多層基板１のめっき引き出し線８に関す
る電気的容量は、電源層４との間の電気的容量Ｃ1 と接
地層５との間の電気的容量Ｃ2 との合計であり、上記実
施例のセラミックス多層基板１１の方が電気的容量の減
少が図られていることが分かる。
ミックス層上で引き回すことによって、この実施例では
めっき引き出し線２０に関する電気的容量を、接地層１
９との間で発生する電気的容量Ｃ2 ’のみとすることが
でき、電源層１６との間の電気的容量を減らすことが可
能となる。これを図４に示した従来の多層基板１と比較
すると、従来の多層基板１のめっき引き出し線８に関す
る電気的容量は、電源層４との間の電気的容量Ｃ1 と接
地層５との間の電気的容量Ｃ2 との合計であり、上記実
施例のセラミックス多層基板１１の方が電気的容量の減
少が図られていることが分かる。
【００１８】上述したように、内部信号配線層と電源層
１６および接地層１７との間の電気的容量を減少させる
ことによって、同時スイッチングノイズ等の発生を抑制
することができる。従って、同時スイッチングノイズ等
に起因する半導体チップの誤動作を防止することが可能
となる。このことは、半導体チップの高集積化や高速動
作化が進み、半導体チップの誤動作がより一層生じ易く
なってきている現状において、半導体チップの誤動作防
止に有効であるといえる。
１６および接地層１７との間の電気的容量を減少させる
ことによって、同時スイッチングノイズ等の発生を抑制
することができる。従って、同時スイッチングノイズ等
に起因する半導体チップの誤動作を防止することが可能
となる。このことは、半導体チップの高集積化や高速動
作化が進み、半導体チップの誤動作がより一層生じ易く
なってきている現状において、半導体チップの誤動作防
止に有効であるといえる。
【００１９】また、本発明の半導体搭載用多層基板にお
いては、例えば図２に示すように、めっき引き出し線と
なる第２の内部信号配線層２０を、接地層１９からより
離れたセラミックス層１４ｆ上に形成してもよく、この
ような構成することによって、より一層電気的容量を減
らす（図中、Ｃ2 ”はＣ2 ”＜Ｃ2 ’である）ことが可
能となる。
いては、例えば図２に示すように、めっき引き出し線と
なる第２の内部信号配線層２０を、接地層１９からより
離れたセラミックス層１４ｆ上に形成してもよく、この
ような構成することによって、より一層電気的容量を減
らす（図中、Ｃ2 ”はＣ2 ”＜Ｃ2 ’である）ことが可
能となる。
【００２０】次に、本発明の他の実施例について、図３
を参照して説明する。図３に示すセラミックス多層基板
３１においては、入出力信号線を引き回すための内部信
号配線層３２を、第３のセラミックス層１４ｃ上と第５
のセラミックス層１４ｅ上とで引き回している。すなわ
ち、第３のセラミックス層１４ｃ上に形成された第１の
内部信号配線層３３と、第５のセラミックス層１４ｅ上
に形成された第２の内部信号配線層３４とを、ビアホー
ル３５により接続しており、入出力信号線は第１の内部
信号配線層３３と第２の内部信号配線層３４とで引き回
されている。なお、第２の内部信号配線層３４は信号線
引き回し部３４ａとめっき線引き出し部３４ｂとを有し
ている。
を参照して説明する。図３に示すセラミックス多層基板
３１においては、入出力信号線を引き回すための内部信
号配線層３２を、第３のセラミックス層１４ｃ上と第５
のセラミックス層１４ｅ上とで引き回している。すなわ
ち、第３のセラミックス層１４ｃ上に形成された第１の
内部信号配線層３３と、第５のセラミックス層１４ｅ上
に形成された第２の内部信号配線層３４とを、ビアホー
ル３５により接続しており、入出力信号線は第１の内部
信号配線層３３と第２の内部信号配線層３４とで引き回
されている。なお、第２の内部信号配線層３４は信号線
引き回し部３４ａとめっき線引き出し部３４ｂとを有し
ている。
【００２１】このように、内部信号配線を 2つのセラミ
ックス層上で引き回すことにより、信号線自体の電源層
１６との電気的容量を減少させることができ、より一層
電気的容量を減らすことが可能となる。
ックス層上で引き回すことにより、信号線自体の電源層
１６との電気的容量を減少させることができ、より一層
電気的容量を減らすことが可能となる。
【００２２】また、上記実施例においても、図２に示し
たように、第２の内部信号配線層３４を、接地層１９か
らより離れたセラミックス層に形成することができ、こ
のような構成することによって、より一層電気的容量を
減らすことが可能となる。
たように、第２の内部信号配線層３４を、接地層１９か
らより離れたセラミックス層に形成することができ、こ
のような構成することによって、より一層電気的容量を
減らすことが可能となる。
【００２３】なお、上記実施例では、本発明の半導体搭
載用多層基板をＰＧＡ（ピングリッドアレイ）用のセラ
ミックス多層基板に適用した例を示したが、本発明はＬ
ＧＡ（ランドグリッドアレイ）用の多層基板、半導体実
装基板、さらにはプラスチック多層基板等に適用するこ
とも可能である。
載用多層基板をＰＧＡ（ピングリッドアレイ）用のセラ
ミックス多層基板に適用した例を示したが、本発明はＬ
ＧＡ（ランドグリッドアレイ）用の多層基板、半導体実
装基板、さらにはプラスチック多層基板等に適用するこ
とも可能である。
【００２４】
【発明の効果】以上説明したように、本発明の半導体搭
載用多層基板によれば、めっき線引き出し部（めっき引
き出し線）を有する内部信号配線層と電源層や接地層と
の電気的容量を減少させることが可能となるため、例え
ば同時スイッチングノイズのような半導体チップの誤動
作発生原因を低減することが可能となる。よって、半導
体チップの高集積化や高速動作化等に実用的に対応可能
な、例えば半導体パッケージ等を提供することが可能と
なる。
載用多層基板によれば、めっき線引き出し部（めっき引
き出し線）を有する内部信号配線層と電源層や接地層と
の電気的容量を減少させることが可能となるため、例え
ば同時スイッチングノイズのような半導体チップの誤動
作発生原因を低減することが可能となる。よって、半導
体チップの高集積化や高速動作化等に実用的に対応可能
な、例えば半導体パッケージ等を提供することが可能と
なる。
【図１】 本発明の一実施例による半導体搭載用多層基
板の構成を示す要部断面図である。
板の構成を示す要部断面図である。
【図２】 図１に示す多層基板の変形例を示す断面図で
ある。
ある。
【図３】 本発明の他の実施例による半導体搭載用多層
基板の構成を示す要部断面図である。
基板の構成を示す要部断面図である。
【図４】 従来の半導体搭載用多層基板の構成を示す要
部断面図である。
部断面図である。
１１……半導体搭載用セラミックス多層基板 １４……絶縁性セラミックス層 １６……電源層 １７……第１の内部信号配線層 １９……接地層 ２０……めっき引き出し線となる第２の内部信号配線層
Claims (4)
- 【請求項１】 内部信号配線層と電源層または接地層と
が交互に形成された複数の絶縁層を有する半導体搭載用
多層基板において、 前記内部信号配線層の少なくとも一部は2層以上の絶縁
層上で引き回されており、かつ前記2層以上の絶縁層上
で引き回されている内部信号配線層はその一部としてめ
っき線引き出し部を有することを特徴とする半導体搭載
用多層基板。 - 【請求項２】 請求項１記載の半導体搭載用多層基板に
おいて、 前記内部信号配線層は同一の絶縁層上に形成された信号
線引き回し部と前記めっき線引き出し部とを有すること
を特徴とする半導体搭載用多層基板。 - 【請求項３】 請求項１または請求項２記載の半導体搭
載用多層基板において、 前記絶縁層はセラミックス層であることを特徴とする半
導体搭載用多層基板。 - 【請求項４】 請求項１ないし請求項３のいずれか１項
記載の半導体搭載用多層基板において、 前記半導体搭載用多層基板はＰＧＡ用多層基板であるこ
とを特徴とする半導体搭載用多層基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12384393A JP3290754B2 (ja) | 1993-05-26 | 1993-05-26 | 半導体搭載用多層基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12384393A JP3290754B2 (ja) | 1993-05-26 | 1993-05-26 | 半導体搭載用多層基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06334065A JPH06334065A (ja) | 1994-12-02 |
| JP3290754B2 true JP3290754B2 (ja) | 2002-06-10 |
Family
ID=14870770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12384393A Expired - Lifetime JP3290754B2 (ja) | 1993-05-26 | 1993-05-26 | 半導体搭載用多層基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3290754B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100325450B1 (ko) * | 1998-06-03 | 2002-08-22 | 주식회사 하이닉스반도체 | 볼그리드어레이패키지 |
| JP2005005409A (ja) | 2003-06-11 | 2005-01-06 | Matsushita Electric Ind Co Ltd | 半導体装置 |
-
1993
- 1993-05-26 JP JP12384393A patent/JP3290754B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06334065A (ja) | 1994-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970000218B1 (ko) | 반도체 패키지 | |
| US6222276B1 (en) | Through-chip conductors for low inductance chip-to-chip integration and off-chip connections | |
| KR100186816B1 (ko) | 반도체용 패키지 | |
| US6727582B2 (en) | Semiconductor device | |
| US6365966B1 (en) | Stacked chip scale package | |
| US5281151A (en) | Semiconductor chip carrier, module having same chip carrier mounted therein, and electronic device incorporating same module | |
| US7230332B2 (en) | Chip package with embedded component | |
| US6369443B1 (en) | Semiconductor device with stacked vias | |
| US7078794B2 (en) | Chip package and process for forming the same | |
| US20060055018A1 (en) | Semiconductor device | |
| KR100631922B1 (ko) | 개선된 열 확산 성능을 갖는 다층 회로 보오드 및 그에따른 제조방법 | |
| KR100592787B1 (ko) | 링 형태의 실리콘 디커플링 커패시터를 가지는 집적회로칩 패키지 | |
| JPH05251630A (ja) | 半導体装置 | |
| JPH09237854A (ja) | 半導体用パッケージ | |
| KR100574954B1 (ko) | 중앙부 패드와 재 배선된 패드에서 와이어 본딩된집적회로 칩패키지 | |
| JP3290754B2 (ja) | 半導体搭載用多層基板 | |
| JPH05335475A (ja) | 回路チップ実装装置 | |
| KR200295665Y1 (ko) | 적층형반도체패키지 | |
| JPH10242379A (ja) | 半導体モジュール | |
| CN112768426B (zh) | 一种多芯片模块 | |
| JPH09237855A (ja) | セラミックス多層配線基板 | |
| JPH04184962A (ja) | 半導体集積回路装置 | |
| JP3112583B2 (ja) | 半導体パッケージ | |
| KR100256306B1 (ko) | 적층형 멀티 칩 모듈 | |
| JP2001217345A (ja) | 多層配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020305 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080322 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 Free format text: JAPANESE INTERMEDIATE CODE: R313114 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080322 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080322 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090322 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100322 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100322 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110322 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120322 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130322 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140322 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |