JPH10189823A - 信号線路の差働対を含む集積回路チップパッケージ及びその製造方法 - Google Patents

信号線路の差働対を含む集積回路チップパッケージ及びその製造方法

Info

Publication number
JPH10189823A
JPH10189823A JP9349714A JP34971497A JPH10189823A JP H10189823 A JPH10189823 A JP H10189823A JP 9349714 A JP9349714 A JP 9349714A JP 34971497 A JP34971497 A JP 34971497A JP H10189823 A JPH10189823 A JP H10189823A
Authority
JP
Japan
Prior art keywords
signal line
circuit chip
integrated circuit
differential pair
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9349714A
Other languages
English (en)
Inventor
Michael A Lamson
エイ．ラムソン マイケル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH10189823A publication Critical patent/JPH10189823A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 信号線路の寸法を縮小することなく、集積回
路チップパッケージのプレーナ領域内に信号線路の多数
の差働対を配置可能とする。 【解決手段】 集積回路チップパッケージ１は、集積回
路チップに結合された信号線路の１つ以上の差働対２０
を組み込む。各差働対は、第１信号線路２１と第２信号
線路２２とを含む。第１信号線路２１は、第２信号線路
２２に対して非共面内にあり、第１面内に設けられてよ
い。第２信号線路２１は、第１面と異なる第２面内に設
けられてよい。第１接地面５１が前記第１信号線路に隣
接して設けられ、かつ第２接地面５２が前記第２信号線
路に隣接して設けられる。それぞれの信号線路の間隔の
とり方によって、特に、パッケージのプレーナ領域内に
信号線路の高密度の差働対を配置する能力が提供され
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般に集積回路チ
ップパッケージ用信号線路の差働対、特に集積回路パッ
ケージ用差働対幾何学に関する。
【０００２】集積回路チップパッケージは、所望の電子
機能を遂行するために、普通、プリント回路板上に特定
配位（ｐａｒｔｉｃｕｌａｒ ｃｏｎｆｉｇｕｒａｔｉ
ｏｎ）をとって配置される。集積回路チップパッケージ
は、そのチップの電子回路（ｃｉｒｃｕｉｔｒｙ）に電
気的に結合された１本以上の信号線路を備える集積回路
チップを含むと云える。これらの信号線路は、チップか
らプリント回路板上の１つ以上の他の構成要素へ情報を
搬送し、かつこれら他の構成要素からチップへ情報を搬
送して返す。これは、典型的に、入力／出力機能又はＩ
／Ｏ機能として知られている。
【０００３】従来の集積回路チップパッケージでは、単
一離散信号線路がチップから他の構成要素へ情報を搬送
するのに専用された。別個の単一信号伝送線路が情報を
チップへ搬送するのに専用された。離散入力信号線路及
び離散出力信号線路を持つことの不利な点は、所与の線
路にとって、外部源からの雑音が信号線路を経由して回
路に導入し得ることである。一般に、雑音は、これが信
号線路によって搬送される信号を劣化すると云う理由か
ら、好ましくない。
【０００４】雑音の問題を取り扱う１つの方法は、信号
がその雑音から容易に区別可能なように比較的高い電圧
（例えば、約５ボルトの程度）で信号を発生することで
ある。しかしながら、集積回路は、ますます高い速度で
動作するように設計されつつある。したがって、信号の
無い状態から信号が機能レベルで存在する状態への高速
立上がり時間を有することが望ましい。より高い速度か
つより高速の立上がり時間を必要とするのは、集積回路
を設計するに連れてその動作するに当たっての信号周波
数が高まることに一部は起因する。立上がり時間を向上
する１つの方法は、信号用電圧を低めることである。例
えば、もし信号電圧が約１ボルトの程度であるならば、
信号電圧が約５ボルトの程度の場合よりも高速の立上が
り時間を達成することになる。しかしながら、低い電圧
を使用することに関する問題は、回路上の雑音を回路を
通して伝送される信号から区別することが難しくなると
云うことである。
【０００５】この問題を克服する方法は、入力／出力機
能を達成する信号線路の差働対を使用することである。
このようなシステムでは、線路の対が設けられ、これら
の線路の１本が情報を受け取り、かつ他の線路が情報を
伝送する。差働対を用いると、これらの線路の極性が互
いに反対であることを除き同じ信号が両線路を通して走
行する。このような配位では、１本の線路上の雑音値は
この対の他の線路上の雑音値を相殺することになり、こ
れによって雑音分離（ｎｏｉｓｅ ｉｓｏｌａｔｉｏ
ｎ）を達成する。
【０００６】信号線路の差働対を使用する典型的集積回
路チップパッケージは、パッケージに組み込むことがで
きる線路の数を制限される。線路の数を制限する因子
は、その差働対のインピーダンス特性である。電気回路
内のインピーダンスは、制御されなければならず、かつ
典型的に所定値にセットされる。集積回路チップパッケ
ージのインピーダンスレベル、したがって集積回路チッ
プパッケージ内の差働対のインピーダンスは、集積回路
チップパッケージを組み込む電子デバイスによって検知
される。インピーダンスは、一般に、線路の幅、線路高
さ、及び差働対内での線路の互いからの離隔距離（ｓｅ
ｐａｒａｔｉｏｎ）の関数である。また、集積回路チッ
プパッケージ内での信号線路から接地までの距離が特別
のインピーダンスに寄与する。信号線路の差働対を組み
込む典型的集積回路チップパッケージは、所与の差働対
を作り上げる２本の線路が共平面内にある（ｃｏｐｌａ
ｎａｒ）ように形成される。すなわち、線路の差働対が
集積回路チップパッケージによって画定される（ｄｅｆ
ｉｎｅｄ）面に平行な１つの面内に存在する。典型的に
は、接地面が差働対の面と異なる別の面内に設けられ
る。
【０００７】インピーダンスが対間の空間によって及び
所与の対の２本の線路間の空間によって影響されるの
で、典型的集積回路チップパッケージはこのパッケージ
の所与のプレーナ領域内に設けられる差働対の数を制限
される。１つの解決は、線路自体を小さく作り、それに
よってより多くの対を所与の面内に共存させることであ
る。しかしながら、この関係における工業内の能力は制
限されている。たとえ工業上利用可能である最も小さい
線を使用しても、集積回路チップパッケージの所与のプ
レーナ領域内に信号線路のより多くの対を持ち得ること
が望ましい。また、差働対のより小さい線路を開発しか
つ製造することは、費用がかかる。更に、もし線路が余
りに小さく設計されるならば、その線路は信号を妥当に
搬送しなくなるかもしれずかつ損傷又は劣化を受けるお
それが多くなる。
【０００８】
【発明が解決しようとする課題】したがって、本発明の
目的は、信号線路の差働対を組み込む従来の集積回路チ
ップパッケージのこれらの欠点及び他の欠点を解決する
ことにある。
【０００９】本発明の他の目的は、所与の集積回路チッ
プパッケージのプレーナ領域内に多数の差働対を備えて
よいと云うように、信号線路の差働対を組み込む集積回
路チップパッケージを提供することである。
【００１０】本発明の他の目的は、集積回路チップパッ
ケージの製造費用を実質的に増大することなく大きい密
度の信号線路の差働対を有する集積回路チップパッケー
ジを提供することである。
【００１１】
【課題を解決するための手段】本発明の第１実施例によ
れば、集積回路チップを含む集積回路チップパッケージ
が提供される。信号線路の少なくとも１つの差働対が集
積回路チップに接続される。少なくとも１つの差働対は
第１信号線路、及び第１信号線路に対して非共面内にあ
る（ｎｏｎ−ｃｏｐｌａｎａｒ）第２信号線路を含む。
【００１２】本発明の１態様によれば、パッケージは面
を画定する。第１信号線路は、パッケージの面に平行な
第１面内に配置される。第２信号線路は、パッケージの
面に平行でありかつ第１面から間隔を置いた第２面内に
配置される。本発明の他の態様によれば、第１信号線路
及び第２信号線路は、パッケージの厚さに関して異なる
レベルに配置される。別の態様によれば、第１信号線路
及び第２信号線路は、パッケージの共通法線（ｃｏｍｍ
ｏｎ ｎｏｒｍａｌ）と各々交差する。
【００１３】集積回路チップパッケージは複数の差働対
を含んでよく、これらの差働対の各々が第１信号線路及
び第２信号線路を有する。第１信号線路の少なくとも１
本は、第２信号線路の少なくとも１本に対して非共面内
にある。第１信号線路の少なくとも１本及び第２信号線
路の少なくとも１本は、パッケージの共通法線と交差し
てよい。
【００１４】集積回路チップパッケージはまた、１つ以
上の接地面を含んでよい。好適には、パッケージは、少
なくとも２つの接地面を含む。第１接地面を第１信号線
路に隣接して設けてよく、第２面を第２信号線路に隣接
して設けてよい。これらの接地面をバイアによって接続
してよい。
【００１５】本発明の第２実施例によれば、集積回路チ
ップパッケージは、集積回路チップを含む。パッケージ
はまた、集積回路チップに電気的に接続された信号線路
の第１差働対及び集積回路チップに電気的に接続された
信号線路の第２差働対を含む。第１差働対は、第２差働
対に対して非共面内にある。
【００１６】第１差働対及び第２差働対は、パッケージ
の共通法線と交差してよい。第１差働対は、第２差働対
から共通法線に沿って間隔を置いてよい。差働対の各々
は、２本の非共平面内信号線路を含む。
【００１７】本発明の第３実施例によれば、集積回路チ
ップパッケージの製造方法が提供される。本方法は、い
くつかのステップを含む。第１層はカプセル封入材料か
ら形成される。第２層は導電材料でありかつ第１層上に
形成される。第３層はカプセル封入材料でありかつ第２
層上に形成される。第４層は導電材料でありかつ第１信
号線路を含む。第４層は第３層上に形成される。第５層
はカプセル封入材料でありかつ第４層上に形成される。
第６層は導電材料でありかつ第２信号線路を含む。第６
層は第５層上に形成される。
【００１８】カプセル封入材料の第７層が第６層上に形
成されることがある。導電材料の第８層が第７層上に形
成されることがある。カプセル封入材料の第９層が第８
層上に形成されることがある。第１信号線路及び第２信
号線路は、パッケージの共通法線と交差してよい。
【００１９】本発明の技術的利点は、本発明が、従来の
集積回路チップパッケージに較べて、所与のプレーナ領
域内に設けてよい信号線路の差働対の数を増やすことで
ある。
【００２０】本発明の他の技術的利点は、信号線路の寸
法を縮小することなく、多数の信号線路の差働対を集積
回路チップパッケージ内に設けてよいことである。本発
明の更に他の技術的利点は、信号対間の漏話雑音からの
改善された電気的分離である。
【００２１】本発明の他の態様、特徴、及び技術的利点
は、関連技術の習熟者に容易に明らかであろう。
【００２２】
【発明の実施の形態】一般に、本発明は、入力／出力信
号線路の多数の差働対を集積回路チップパッケージの所
与のプレーナ領域内に設けることを可能にする差働対幾
何学を提供する。これらの対の各々内の２本の線路は、
互いに偏差しかつ共面内にあるのではなくて別々の面内
に配置される。
【００２３】図１に示されたように、本発明の第１実施
例による集積回路チップパッケージ１は、集積回路チッ
プ１０を含み、このチップは信号線路の少なくとも１つ
の差働対２０をチップ１０に電気的に結合してかつこれ
から延長して有する。好適には、信号線路の複数の差働
対２０がパッケージ１に組み込まれる。集積回路チップ
１０及び信号線路の部分は、誘電体３０内にカプセル封
入されてよい。集積回路チップ１０は、なんらか所望の
電気的機能を遂行することができるどれか典型的な集積
回路チップであってよい。好適には、集積回路チップ１
０は、高速性能に適した形式のものである。信号線路
は、差働対２０内に設けられて、パッケージ１に電気的
に結合される他の構成要素（図示されていない）に対す
る集積回路チップ１０の入力／出力機能を提供する。チ
ップ１０及び他の構成要素は、例えば、プリント回路板
（図示されていない）上に配置されてよい。誘電体３０
は、ポリイミド、ＦＲ４TNレジン、ＢＴINレジン、又は
セラミックのようなどれか適当な誘電体を含んでよい。
【００２４】本発明は、信号線路の差働対が設けられる
所ならば何処にでも使用されてよい。これは、例えば、
ワイヤボンド型又はフリップフロップ型集積回路チップ
パッケージに使用されることを含む。また、その差働対
幾何学は、集積回路チップパッケージのプリント回路板
への取付けに関する取付け構成のどの型式とも関連して
使用されてよい。これは、例えば、ボールグリッドアレ
ー（ｂａｌｌ ｇｒｉｄ ａｒｒａｙ）、ピングリッド
アレー（ｐｉｎ ｇｒｉｄ ａｒｒａｙ）、又は表面取
付け周辺パッケージを含む。
【００２５】図２に示されたように、各差働対２０は、
少なくとも１本の第１信号線路２１及び少なくとも１本
の第２信号線路２２を含む。差働対２０のこれらの信号
線路は、銅又はどれか他の金属を含んでよい。それゆ
え、好適には、複数の第１信号線路２１及び複数の第２
信号線路２２が設けられる。これらの信号線路は、例え
ば、チップ１０のボンディングパッド（図示されていな
い）でチップ１０に電気的に接続される。
【００２６】パッケージ１は（例えば、図２に寸法
「ｔ」で指定されたような）厚さを有するが、パッケー
ジ１は面を画定するとして見てよい。例えば、パッケー
ジ１は、第１側面１１及び第２側面１２を有し、これら
は周面１３によって互いに接続される。好適には、第１
側面１１及び第２側面１２は、プレーナであり、かつパ
ッケージ１によって画定された面に平行である。パッケ
ージのプレーナ面は、第１側面１１又は第２側面１２の
どちらかの領域である。
【００２７】好適には、第１信号線路２１の各々は第１
面内に配置され、かつ第２信号線路２２は第１面と異な
る第２面内に配置される。好適には、第１面及び第２面
は、互いにかつ集積回路チップパッケージの面に平行で
ある。したがって、第１面及び第２面は、各々、第１側
面１１及び第２側面１２に平行である。
【００２８】好適には、各差働対２０毎に、第１信号線
路２１及び第２信号線路２２は、共にパッケージ１の共
通法線と交差する。例えば、図２に示されたように、差
働対の第１信号線路及び第２信号線路は、パッケージ１
の法線Ｎ−Ｎと交差して示されている。
【００２９】第１接地面５１が第１信号線路２１に隣接
して設けられ、かつ第２接地面５２が第２信号線路２２
に隣接して設けられる。好適には、第１接地面５１及び
第２接地面５２は、１つ以上のバイア５３を経由して互
いに結合されるが、しかし差働対２０のそれぞれの信号
線路から分離される。好適には、バイアは、第１接地面
５１と第２接地面５２を相互接続するためにパッケージ
１内に設けられる。オプショナルに、第１接地面５１と
第２接地面５２を、例えば、集積回路チップのボンディ
ングパッドで一緒に終端させてよい。好適には、第１信
号線路２１は、接地面５１と第２信号線路２２との間に
配置される。好適には、第２信号線路２２は、第１信号
線路２１と接地面５２との間に配置される。接地面５１
及び５２は、接地を提供し、チップへ接地電流を搬送
し、かつ（線路幅及び離隔距離のような他の因子と一緒
に）システムインピーダンスを確立する。
【００３０】この実施例の或る１つの態様によれば、第
１信号線路２１は、必ずしも、各々、単一面内に配置さ
れなければならない訳ではない。同様に、第２信号線路
２２は、各々、同じ面内に配置されなければならない訳
ではない。第１信号線路２１が第２信号線路２２に対し
て共面内にない限りパッケージ１のプレーナ領域内に多
数の差働対２０を設けることができる。例えば、図３に
示されたように、所与の差働対に対して、第１信号線路
２１が集積回路チップパッケージの厚さ内の第１レベル
に位置決めされ、かつ第２信号線路２２が第１レベルと
異なる第２レベルに位置決めされる。しかしながら、第
１信号線路２１の全ては単一面内にはなく、かつ第２信
号線路２２の全ても同様に単一面内にはない。好適に
は、各差働対２０毎に、第１信号線路及び第２信号線路
は、依然、パッケージ１の共通法線（例えば、図３内の
Ｎ−Ｎ）と交差する。
【００３１】図４に示されたように、本発明の第２実施
例では、集積回路チップパッケージ１００が提供され、
これは、図１〜３と関連して上に論じられた型式の２つ
の層を含む。集積回路チップパッケージ１００は、信号
線路１２０の差働対をこのパッケージから延長して含
む。第１層１１１では、差働対は、第１信号線路１２１
及び第２信号線路１２２を含む。第１接地面１５１は第
１信号線路１２１に近接して配置され、かつ第２接地面
１５２は第２信号線路１２２に近接して配置される。好
適には、第１信号線路１２１は、第１接地面１５１と第
２信号線路１２２との間に配置される。第１接地面と第
２接地面は、１つ以上のバイア１５５を経由して接続さ
れてよい。
【００３２】第２層１１２では、差働対１２０は、第３
信号線路１２３及び第４信号線路１２４を含む。第３接
地面１５３は第３信号線路１２３に近接して配置され、
かつ第４接地面１５４は第４信号線路１２４に近接して
配置される。好適には、第３信号線路１２３は、第３接
地面１５３と第４信号線路１２４との間に配置される。
好適には、第４信号線路１２４は、第３信号線路１２３
と第４接地面１５４との間に配置される。第３接地面１
５３と第４接地面１５４は、１つ以上のバイア１５６を
経由して接続されてよい。
【００３３】信号線路１２１、１２２、１２３、１２４
は、前掲の実施例の場合のように、１端でかつ集積回路
チップ（図示されていない）に電気的に接続される。好
適には、これらの構成要素は、誘電体１３０内にカプセ
ル封入される。第２接地面１５２及び第３接地面１５３
は、１つ以上のバイア１６０を経由して互いに電気的に
接続されてよい。この実施例の或る１つの態様によれ
ば、他の層は、層１１１及び１１２のようにして積層さ
れてよい。他の態様によれば、それぞれの層間に存在す
る接地面、例えば、接地面１５２及び１５３が単一接地
面で置換されるように集積回路チップパッケージ１００
を再配位し（ｒｅｃｏｎｆｉｇｕｒａｔｅ）てよい。前
掲の実施例の場合のように、これらの接地面は信号線路
と同じ材料（例えば、銅）又は信号線路に使用されたの
と異なる導電材料を含んでよい。
【００３４】本発明の代替実施例によれば、図５に示さ
れたように、ボールグリッドアレーパッケージが、非共
面内信号線路の少なくとも１つの差働対を含む。図示さ
れたように、信号線路の差働対は、第１信号線路２２１
及び第２信号線路２２２を含み、これらの信号線路は上
述したように配向される。これらの信号線路は、平行配
位（ｓｉｄｅ−ｂｙ−ｓｉｄｅ ｃｏｎｆｉｇｕｒａｔ
ｉｏｎ）にあるのではなく、パッケージの共通法線と交
差する。換言すれば、差働対の各信号線路が別々の面内
に設けられる。好適には、これらの信号線路の面は、互
いにかつパッケージによって画定された面に平行であ
る。チップ２１０が備わり、かつこのチップはこれらの
信号線路から横方向に離れている。第１接地面２５１及
び第２接地面２５２が前掲の実施例に類似の仕方で設け
られ、かつバイア２５３によって相互接続される。バイ
ア２５４は第１信号線路２２１と第２信号線路２２２を
はんだボール接続器２６０に相互接続し、これらの接続
器はパッケージを、例えば、プリント回路板（図示され
ていない）に接続する。
【００３５】本発明の集積回路チップパッケージの製造
方法によれば、基板誘電体として働いてよいカプセル封
止材料を含む第１層が形成される。この層は、パッケー
ジの内側構成要素を保護する。第２層が第１層上に設け
られる。第２層は、第１接地面として働く導電材料の層
を含む。第３層が第２層上に設けられる。第３層は、カ
プセル封止材料を含み、かつ第１接地面を第１信号線路
から分離する。第４層が第３層上に設けられかつ導電材
料の他の層を含む。第４層の部分は、信号線路のそれぞ
れの差働対の第１信号線路を残して除去されてよい。第
５層が第４層上に設けられかつカプセル封止材料を含
む。この層は、第１信号線路を第２信号線路から分離す
る。第６層が第５層上に設けられる。第６層は導電材料
を含み、この材料の部分がそれぞれの差働対の第２信号
線路を残して除去されてよい。第７層が第６層上に設け
られかつカプセル材料を含む。第７層は、第２信号線路
を第２接地面から分離する。第８層が第７層上に設けら
れかつ第２接地面として働く導電材料を含む。第９層が
第８層上に設けられかつカプセル封止材料を含む。この
層は、カプセル封止プロセスを完成させかつパッケージ
の内側構成要素を環境から保護する。これらの種々の層
は、既知の堆積技術によって設けられてよい。
【００３６】集積回路チップパッケージのこの製造方法
は例として提供されるが、第１信号線路が第２信号線路
に対して非共面内にある限り集積回路チップパッケージ
のどれか典型的構成方法が使用されてよい。集積回路チ
ップパッケージの製造方法他の例は、セラミック基板を
使用し、この基板上にタングステン導体がプリントされ
る。次いで、プリントされたセラミック基板が、タング
ステン導体をキュアするためにキルン内で焼かれる。
【００３７】所与の差働対の第１信号線路と第２信号線
路との間の間隔、異なる差働対間の間隔、及び所与の信
号線路とそれらに隣接する接地面との間の間隔のような
集積回路チップパッケージの異なる寸法は、この集積回
路チップパッケージのインピーダンスによって書き取ら
れることになる。これが、立ち代わって、この集積回路
チップパッケージを組み込む全電子回路のインピーダン
スによって決定されることになる。
【００３８】本発明及びその利点が詳細に説明された
が、云うまでもなく、これらに、変形実施例、置換実
施、及び代替実施例を、添付の特許請求の範囲によって
定義された本発明の精神及び範囲に反することなく、行
うことができる。
【００３９】以上の説明に関して更に以下の項を開示す
る。
【００４０】（１） 集積回路チップと、前記集積回路
チップに接続された信号線路の少なくとも１つの差働対
であって、前記少なくとも１つの差働対が第１信号線路
と第２信号線路とを含み、前記第１信号線路が前記第２
信号線路に対して非共面内にある前記信号線路の少なく
とも１つの差働対とを含む集積回路チップパッケージ。
【００４１】（２） 第１項記載の集積回路チップパッ
ケージにおいて、前記パッケージがパッケージ面を画定
し、前記第１信号線路が前記パッケージ面に平行な第１
面内に配置され、前記第２信号線路が前記パッケージ面
に平行である第２面であってかつ前記第１面から間隔を
置いた前記第２面内に配置される集積回路チップパッケ
ージ。
【００４２】（３） 第１項記載の集積回路チップパッ
ケージにおいて、前記第１信号線路と前記第２信号線路
とが前記パッケーの厚さに関して異なるレベルに配置さ
れる集積回路チップパッケージ。
【００４３】（４） 第１項記載の集積回路チップパッ
ケージにおいて、前記第１信号線路と前記第２信号線路
とが、各々、前記パッケージの共通法線と交差する集積
回路チップパッケージ。
【００４４】（５） 第１項記載の集積回路チップパッ
ケージにおいて、前記第１信号線路と前記第２信号線路
とが平行である集積回路チップパッケージ。
【００４５】（６） 第１項記載の集積回路チップパッ
ケージであって、前記第１信号線路に隣接した第１接地
面を更に含む集積回路チップパッケージ。
【００４６】（７） 第６項記載の集積回路チップパッ
ケージにおいて、前記第１信号線路が前記第１接地面と
前記第２信号線路との間に配置される集積回路チップパ
ッケージ。
【００４７】（８） 第７項記載の集積回路チップパッ
ケージであって、前記第１接地面に平行でありかつ前記
第２信号線路に隣接した第２接地面を更に含み、前記第
２信号線路が前記第１信号線路と前記第２接地面との間
に配置される集積回路チップパッケージ。
【００４８】（９） 第８項記載の集積回路チップパッ
ケージにおいて、前記第１接地面と前記第２接地面とが
１つ以上のバイアによって電気的に接続される集積回路
チップパッケージ。
【００４９】（１０） 第１項記載の集積回路チップパ
ッケージにおいて、前記少なくとも１つの差働対が複数
の差働対をなし、前記複数の差働対の各々が第１信号線
路と第２信号線路とを含み、前記第１信号線路の少なく
とも１本が前記第２信号線路の少なくとも１本に対して
非共面内にある集積回路チップパッケージ。
【００５０】（１１） 第１０項記載の集積回路チップ
パッケージにおいて、前記第１信号線路が或る１つの面
内に配置され、かつ前記第２信号線路の少なくとも１本
が前記面から間隔を置いている集積回路チップパッケー
ジ。
【００５１】（１２） 第１０項記載の集積回路チップ
パッケージにおいて、前記第１信号線路が第１面内に配
置され、かつ前記第２信号線路が前記第１面と異なる第
２面内に配置される集積回路チップパッケージ。
【００５２】（１３） 第１０項記載の集積回路チップ
パッケージにおいて、前記少なくとも１本の第１信号線
路と前記少なくとも１本の第２信号線路とが前記パッケ
ージの共通法線と交差する集積回路チップパッケージ。
【００５３】（１４） 集積回路チップと、前記集積回
路チップに電気的に接続された信号線路の第１差働対
と、前記集積回路チップに電気的に接続された信号線路
の第２差働対であって、前記第１差働対が前記第２差働
対に対して非共面内にある前記第２差働対とを含む集積
回路チップパッケージ。
【００５４】（１５） 第１４項記載の集積回路チップ
パッケージにおいて、前記第１差働対と前記第２差働対
とが前記パッケージの共通法線と交差し、前記第１差働
対が前記第２差働対から前記共通法線に沿って間隔を置
いている集積回路チップパッケージ。
【００５５】（１６） 第１１項記載の集積回路チップ
パッケージにおいて、前記第１差働対と前記第２差働対
との各々が２本の非共面内信号線路を含む集積回路チッ
プパッケージ。
【００５６】（１７） 集積回路チップパッケージの製
造方法であって、カプセル封入材料を含む第１層を形成
するステップと、前記第１層上に導体を含む第２層を形
成するステップと、前記第２層上にカプセル封入材料を
含む第３層を形成するステップと、前記第３層上に第１
信号線路を含む第４層を形成するステップと、前記第４
層上にカプセル封入材料を含む第５層を形成するステッ
プと、前記第５層上に第２信号線路を含む第６層を形成
するステップとを含む方法。
【００５７】（１８） 第１７項記載の方法において、
前記第１信号線路と前記第２信号線路とが前記パッケー
ジの共通法線と交差する方法。
【００５８】（１９） 第１７項記載の方法であって、
前記第６層上にカプセル材料を含む第７層を形成するス
テップと、前記第７層上に導体を含む第８層を形成する
ステップと、前記第８層上にカプセル材料を含む第９層
を形成するステップとを更に含む方法。
【００５９】（２０） 第１９項記載の方法であって、
１つ以上のバイアを経由して前記第２層と前記第７層と
を電気的に連結する（ｊｏｉｎｉｎｇ）ステップを更に
含む方法。
【００６０】（２１） 集積回路チップパッケージ１が
提供され、前記パッケージは集積回路チップに結合され
た信号線路の１つ以上の差働対２０を組み込む。前記差
働対は、各々、第１信号線路２１と第２信号線路２２と
を含む。前記第１信号線路は、前記第２信号線路に対し
て非共面内にある。前記差働対の前記第１信号線路は、
第１面内に設けられてよい。前記差働対の前記第２信号
線路は、第１面と異なる第２面内に設けられてよい。第
１接地面５１が前記第１信号線路に隣接して設けられ、
かつ第２接地面５２が前記第２信号線路に隣接して設け
られる。それぞれの信号線路の間隔のとり方によって、
なかでも、集積回路チップパッケージのプレーナ領域内
に信号線路の高密度の差働対を配置する能力が提供され
る。
【図面の簡単な説明】
【図１】本発明の第１実施例の或る態様による集積回路
チップパッケージの平面図。
【図２】図１の線２−２に沿う図１の集積回路チップパ
ッケージの断面図。
【図３】本発明の第１実施例の他の態様による集積回路
チップパッケージの断面図。
【図４】本発明の第２実施例による集積回路チップパッ
ケージの断面図。
【図５】本発明の代替実施例による集積回路チップパッ
ケージの断面図。
【符号の説明】
１ 集積回路チップパッケージ １０ 集積回路チップ ２０ 差働対 ２１ 第１信号線路 ２２ 第２信号線路 ３０ 誘電体 ５１ 第１接地面 ５２ 第２接地面 ５３ バイア １００ 集積回路チップパッケージ １２０ 差働対 １２１ 第１信号線路 １２２ 第２信号線路 １２３ 第３信号線路 １２４ 第４信号線路 １５１ 第１接地面 １５２ 第２接地面 １５３ 第３接地面 １５４ 第４接地面 １５５ バイア １６０ バイア ２１０ チップ ２２１ 第１信号線路 ２２２ 第２信号線路 ２５１ 第１接地面 ２５２ 第２接地面 ２６０ はんだボール接続器 ２５３ バイア ２５４ バイア

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 集積回路チップと、 前記集積回路チップに接続された信号線路の少なくとも
    １つの差働対であって、前記少なくとも１つの差働対が
    第１信号線路と第２信号線路とを含み、前記第１信号線
    路が前記第２信号線路に対して非共面内にある前記信号
    線路の少なくとも１つの差働対とを含む集積回路チップ
    パッケージ。
  2. 【請求項２】 集積回路チップパッケージの製造方法で
    あって、 カプセル封入材料を含む第１層を形成するステップと、 前記第１層上に導体を含む第２層を形成するステップ
    と、 前記第２層上にカプセル封入材料を含む第３層を形成す
    るステップと、 前記第３層上に第１信号線路を含む第４層を形成するス
    テップと、 前記第４層上にカプセル封入材料を含む第５層を形成す
    るステップと、 前記第５層上に第２信号線路を含む第６層を形成するス
    テップとを含む方法。
JP9349714A 1996-12-18 1997-12-18 信号線路の差働対を含む集積回路チップパッケージ及びその製造方法 Pending JPH10189823A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US3367396P 1996-12-18 1996-12-18
US033673 1996-12-18

Publications (1)

Publication Number Publication Date
JPH10189823A true JPH10189823A (ja) 1998-07-21

Family

ID=21871772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9349714A Pending JPH10189823A (ja) 1996-12-18 1997-12-18 信号線路の差働対を含む集積回路チップパッケージ及びその製造方法

Country Status (4)

Country Link
US (2) US6054758A (ja)
EP (1) EP0849793A3 (ja)
JP (1) JPH10189823A (ja)
KR (1) KR19980064367A (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7336468B2 (en) 1997-04-08 2008-02-26 X2Y Attenuators, Llc Arrangement for energy conditioning
US7321485B2 (en) 1997-04-08 2008-01-22 X2Y Attenuators, Llc Arrangement for energy conditioning
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
US6246112B1 (en) * 1998-06-11 2001-06-12 Intel Corporation Interleaved signal trace routing
EP1104584A1 (de) 1998-07-28 2001-06-06 Siemens Aktiengesellschaft Leiterbahnrahmen, platine mit leiterbahnrahmen und verfahren zur herstellung eines leiterbahnrahmens
US6790760B1 (en) 2000-07-21 2004-09-14 Agere Systems Inc. Method of manufacturing an integrated circuit package
US6465882B1 (en) 2000-07-21 2002-10-15 Agere Systems Guardian Corp. Integrated circuit package having partially exposed conductive layer
US6462423B1 (en) 2000-08-31 2002-10-08 Micron Technology, Inc. Flip-chip with matched lines and ground plane
US6627999B2 (en) * 2000-08-31 2003-09-30 Micron Technology, Inc. Flip-chip with matched signal lines, ground plane and ground bumps adjacent signal bumps
US6501166B2 (en) 2000-12-29 2002-12-31 Intel Corporation Stitched plane structure and process for package power delivery and dual referenced stripline I/O performance
US6879492B2 (en) 2001-03-28 2005-04-12 International Business Machines Corporation Hyperbga buildup laminate
US6680530B1 (en) * 2002-08-12 2004-01-20 International Business Machines Corporation Multi-step transmission line for multilayer packaging
US7782587B2 (en) 2005-03-01 2010-08-24 X2Y Attenuators, Llc Internally overlapped conditioners
CN100574552C (zh) * 2005-08-12 2009-12-23 鸿富锦精密工业（深圳）有限公司 印刷电路板
US9713258B2 (en) * 2006-04-27 2017-07-18 International Business Machines Corporation Integrated circuit chip packaging
US7591655B2 (en) * 2006-08-02 2009-09-22 Tyco Electronics Corporation Electrical connector having improved electrical characteristics
US7549897B2 (en) * 2006-08-02 2009-06-23 Tyco Electronics Corporation Electrical connector having improved terminal configuration
US8142236B2 (en) * 2006-08-02 2012-03-27 Tyco Electronics Corporation Electrical connector having improved density and routing characteristics and related methods
US7670196B2 (en) * 2006-08-02 2010-03-02 Tyco Electronics Corporation Electrical terminal having tactile feedback tip and electrical connector for use therewith
US7753742B2 (en) * 2006-08-02 2010-07-13 Tyco Electronics Corporation Electrical terminal having improved insertion characteristics and electrical connector for use therewith
US9679865B2 (en) * 2013-11-08 2017-06-13 SK Hynix Inc. Substrate for semiconductor package and semiconductor package having the same
JP2015153808A (ja) * 2014-02-12 2015-08-24 ソニー株式会社 半導体チップ、および、半導体モジュール
FR3124639A1 (fr) * 2021-06-29 2022-12-30 STMicroelectronics (Alps) SAS Dispositif electronique comprenant un boitier muni d’une structure d’interconnexion

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60125002A (ja) * 1983-12-12 1985-07-04 Nippon Telegr & Teleph Corp <Ntt> 超伝導集積回路用入出力ケ−ブル
JPS60134440A (ja) * 1983-12-23 1985-07-17 Hitachi Ltd 半導体集積回路装置
JP2682727B2 (ja) * 1990-06-15 1997-11-26 三菱電機株式会社 半導体集積回路装置
JPH04184962A (ja) * 1990-11-20 1992-07-01 Hitachi Ltd 半導体集積回路装置
JP3009788B2 (ja) * 1991-11-15 2000-02-14 日本特殊陶業株式会社 集積回路用パッケージ
US5475606A (en) * 1993-03-05 1995-12-12 International Business Machines Corporation Faraday cage for a printed circuit card
US5338970A (en) * 1993-03-24 1994-08-16 Intergraph Corporation Multi-layered integrated circuit package with improved high frequency performance
US5641988A (en) * 1993-12-22 1997-06-24 Vlsi Technology, Inc. Multi-layered, integrated circuit package having reduced parasitic noise characteristics
US5530287A (en) * 1994-09-14 1996-06-25 Unisys Corporation High density wire bond pattern for integratd circuit package
US5625166A (en) * 1994-11-01 1997-04-29 Intel Corporation Structure of a thermally and electrically enhanced plastic pin grid array (PPGA) package for high performance devices with wire bond interconnect
JPH08139281A (ja) * 1994-11-08 1996-05-31 Hitachi Ltd 半導体装置
US5763947A (en) * 1996-01-31 1998-06-09 International Business Machines Corporation Integrated circuit chip package having configurable contacts and a removable connector
US5847935A (en) * 1996-12-16 1998-12-08 Sarnoff Corporation Electronic circuit chip package

Also Published As

Publication number Publication date
EP0849793A3 (en) 2000-05-10
US6054758A (en) 2000-04-25
US6323116B1 (en) 2001-11-27
KR19980064367A (ko) 1998-10-07
EP0849793A2 (en) 1998-06-24

Similar Documents

Publication Publication Date Title
JPH10189823A (ja) 信号線路の差働対を含む集積回路チップパッケージ及びその製造方法
JP3138383B2 (ja) マルチチップモジュール
US7530167B2 (en) Method of making a printed circuit board with low cross-talk noise
US7509615B2 (en) Circuit layout structure and method
JP3758678B2 (ja) 高性能集積回路パッケージ
US4904968A (en) Circuit board configuration for reducing signal distortion
US6037547A (en) Via configuration with decreased pitch and/or increased routing space
US8039320B2 (en) Optimized circuit design layout for high performance ball grid array packages
US20020060366A1 (en) Multilayer wiring substrate having differential signal wires and a general signal wire in different planes
US7478472B2 (en) Method of making circuitized substrate with signal wire shielding
WO1984002631A1 (en) Semiconductor chip package
US6235997B1 (en) LSI package with equal length transmission Lines
KR20030076404A (ko) 다층 회로기판에서 층수를 줄이는 기술
US7365438B2 (en) Semiconductor device with semiconductor components connected to one another
US7088200B2 (en) Method and structure to control common mode impedance in fan-out regions
US5914533A (en) Multilayer module with thinfilm redistribution area
US7015574B2 (en) Electronic device carrier adapted for transmitting high frequency signals
US7209368B2 (en) Circuitized substrate with signal wire shielding, electrical assembly utilizing same and method of making
EP1113497A2 (en) Semiconductor package with conductor impedance selected during assembly
CN101808479B (zh) 减少信号布线设备中的层数的方法
KR100276858B1 (ko) 향상된패드설계를갖는전자패키지
US8125087B2 (en) High-density flip-chip interconnect
JP2681425B2 (ja) 半導体集積回路装置
JP2004207609A (ja) グリッドアレイパッケージ、及びグリッドアレイパッケージを搭載するプリント回路板
JPS60244098A (ja) 多層薄膜配線基板