JP2682727B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JP2682727B2 JP2682727B2 JP15784990A JP15784990A JP2682727B2 JP 2682727 B2 JP2682727 B2 JP 2682727B2 JP 15784990 A JP15784990 A JP 15784990A JP 15784990 A JP15784990 A JP 15784990A JP 2682727 B2 JP2682727 B2 JP 2682727B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- circuit device
- line
- semiconductor integrated
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体集積回路の配線系に関するもので
ある。
ある。
第４図および第５図は、従来の半導体集積回路装置の
配線の一部を示す斜視図、第６図は、第４図に示すＡ点
の電圧波形を示すグラフ、第７図は第４図に示すＢ点の
クロストークノイズ波形を示すグラフである。図におい
て、（１）〜（３）はAl配線、（４），（５）はポリシ
リコン、（6a），（6b）はコンタクトである。
配線の一部を示す斜視図、第６図は、第４図に示すＡ点
の電圧波形を示すグラフ、第７図は第４図に示すＢ点の
クロストークノイズ波形を示すグラフである。図におい
て、（１）〜（３）はAl配線、（４），（５）はポリシ
リコン、（6a），（6b）はコンタクトである。
次に動作について説明する。内部回路から出力される
出力信号ａはポリシリコン（４）、コンタクト（6a）を
通つてAl線（１）へ通じる。また信号ｂはAl配線（３）
から、コンタクト（6b）、ポリシリコン（５）を通つて
内部回路へ入力される。
出力信号ａはポリシリコン（４）、コンタクト（6a）を
通つてAl線（１）へ通じる。また信号ｂはAl配線（３）
から、コンタクト（6b）、ポリシリコン（５）を通つて
内部回路へ入力される。
第４図のような平行信号線路において互いの信号線路
間隔が狭くなると、一方の信号線路の信号の変化によつ
て他方の信号線路にクロストークノイズが発生する。例
えば第４図のAl配線（１）上のＡ点に第６図に示すよう
な、波形が入つたとすると、第４図のAl配線（３）上の
Ｂ点には第７図のようなクロストークノイズ波形が発生
する。これは、Al配線（１），（３）における、抵抗、
自己・相互容量及びインダクタンズによるもので各信号
線路幅及び各信号線路間隔が小さくなる程、クロストー
クノイズは大きくなつて発生される。
間隔が狭くなると、一方の信号線路の信号の変化によつ
て他方の信号線路にクロストークノイズが発生する。例
えば第４図のAl配線（１）上のＡ点に第６図に示すよう
な、波形が入つたとすると、第４図のAl配線（３）上の
Ｂ点には第７図のようなクロストークノイズ波形が発生
する。これは、Al配線（１），（３）における、抵抗、
自己・相互容量及びインダクタンズによるもので各信号
線路幅及び各信号線路間隔が小さくなる程、クロストー
クノイズは大きくなつて発生される。
また従来は上記クロストークノイズを低減する為に、
第５図に示すごとく、Al配線（１），（３）間に接地電
圧レベルのAl配線（２）によるガードラインを配置する
方法があつた。従来、信号線路間に配置するガードライ
ンについては、接地電位レベルにするのが有効である
が、ガードラインの接地箇所によつては、クロストーク
ノイズが増えることがあつた。
第５図に示すごとく、Al配線（１），（３）間に接地電
圧レベルのAl配線（２）によるガードラインを配置する
方法があつた。従来、信号線路間に配置するガードライ
ンについては、接地電位レベルにするのが有効である
が、ガードラインの接地箇所によつては、クロストーク
ノイズが増えることがあつた。
従来の半導体集積回路装置は以上のように構成されて
いるので、クロストークノイズが低減の為にガードライ
ンを配置すると、場合によつては逆にクロストークノイ
ズを増加させるという問題点があつた。
いるので、クロストークノイズが低減の為にガードライ
ンを配置すると、場合によつては逆にクロストークノイ
ズを増加させるという問題点があつた。
この発明は上記のような問題点を解消する為になされ
たもので、クロストークノイズを効率よく低減できる半
導体集積回路装置を得ることを目的とする。
たもので、クロストークノイズを効率よく低減できる半
導体集積回路装置を得ることを目的とする。
この発明に係る半導体集積回路装置は２つの信号線路
の平行線路に入れたガードラインにおける平行線路両端
部を接地するように配置したものである。
の平行線路に入れたガードラインにおける平行線路両端
部を接地するように配置したものである。
この発明における半導体集積回路装置は２つの信号線
路の平行線路間に入れた平行線路両端部接地のガードラ
インにより、２つの信号線路間のクロストークノイズを
低減する。
路の平行線路間に入れた平行線路両端部接地のガードラ
インにより、２つの信号線路間のクロストークノイズを
低減する。
以下、この発明の一実施例を図について説明する。第
１図は半導体集積回路装置の配線の一部形状を示す斜視
図である。図において、（１）〜（５），（6a），（6
b）は第４図および第５図の従来例に示したものと同等
であるので説明を省略する。（6c）〜（6e）はコンタク
ト、（7a），（7b）は拡散領域、（８）は基板である。
Al配線（２）は、接地電圧レベルを有し、Al配線（１）
及び、Al配線（３）の間に位置する。またAl配線（２）
はコンタクト（6c）、拡散領域（7a）を、またコンタク
ト（6e）、拡散領域（7b）を通つて基板（８）へ電気的
に接続され接地電圧レベルを保つ。
１図は半導体集積回路装置の配線の一部形状を示す斜視
図である。図において、（１）〜（５），（6a），（6
b）は第４図および第５図の従来例に示したものと同等
であるので説明を省略する。（6c）〜（6e）はコンタク
ト、（7a），（7b）は拡散領域、（８）は基板である。
Al配線（２）は、接地電圧レベルを有し、Al配線（１）
及び、Al配線（３）の間に位置する。またAl配線（２）
はコンタクト（6c）、拡散領域（7a）を、またコンタク
ト（6e）、拡散領域（7b）を通つて基板（８）へ電気的
に接続され接地電圧レベルを保つ。
次に動作について説明する。第２図に示すような３線
路モデルを考えるとき、中間線路の接地箇所を変化させ
るとクロストークノイズは第３図に示すようになり、中
間線路が両端で接地されていればクロストークノイズは
最も低減される。
路モデルを考えるとき、中間線路の接地箇所を変化させ
るとクロストークノイズは第３図に示すようになり、中
間線路が両端で接地されていればクロストークノイズは
最も低減される。
したがつて第１図の装置においてAl配線（１）上のＡ
点で信号変化があつた場合、ガードラインであるAl配線
（２）はコンタクト（6c），（6e）により接地されてい
る為、Al配線（３）のＢ点,D点に起こるクロストークノ
イズは効率よく低減することができる。
点で信号変化があつた場合、ガードラインであるAl配線
（２）はコンタクト（6c），（6e）により接地されてい
る為、Al配線（３）のＢ点,D点に起こるクロストークノ
イズは効率よく低減することができる。
以上のように、この発明によれば、２つの異なつた平
行信号線路間に接地電位のガードラインを配置し、さら
に、ガードラインは、平行信号線路両端部分において、
接地するように配置したので、平行信号線路間のクロス
トークノイズが効率よく低減できる効果がある。
行信号線路間に接地電位のガードラインを配置し、さら
に、ガードラインは、平行信号線路両端部分において、
接地するように配置したので、平行信号線路間のクロス
トークノイズが効率よく低減できる効果がある。
第１図はこの発明の一実施例による半導体集積回路装置
の配線の一部を示す斜視図、第２図は３線路モデルの模
式図、第３図は第２図のモデルにおけるクロストークノ
イズの特性を示すグラフ図、第４図、および第５図は従
来の半導体集積回路装置の配線の一部を示す斜視図、第
６図は第４図に示すＡ点の電圧波形を示すグラフ図、第
７図は第４図に示すＢ点のクロストークノイズ波形を示
すグラフ図である。 図において、（１）〜（３）はAl配線、（４），（５）
はポリシリコン、（6a）〜（6e）はコンタクト、（7
a），（7b）は拡散領域、（８）は基板である。 なお、図中、同一符号は同一、又は相当部分を示す。
の配線の一部を示す斜視図、第２図は３線路モデルの模
式図、第３図は第２図のモデルにおけるクロストークノ
イズの特性を示すグラフ図、第４図、および第５図は従
来の半導体集積回路装置の配線の一部を示す斜視図、第
６図は第４図に示すＡ点の電圧波形を示すグラフ図、第
７図は第４図に示すＢ点のクロストークノイズ波形を示
すグラフ図である。 図において、（１）〜（３）はAl配線、（４），（５）
はポリシリコン、（6a）〜（6e）はコンタクト、（7
a），（7b）は拡散領域、（８）は基板である。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 【請求項１】２本以上の信号線路が平行に配置された部
分を有する半導体集積回路装置において、接地電圧レベ
ルの導電性ガードラインが存在し、上記ガードラインは
少なくとも上記信号線路の平行に配置された部分に挟ま
れるように配置されるとともに、上記信号線路の平行に
配置された部分の両端部に位置する部分で接地され、こ
の様な線路配置が少なくとも１パターン以上存在するこ
とを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15784990A JP2682727B2 (ja) | 1990-06-15 | 1990-06-15 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15784990A JP2682727B2 (ja) | 1990-06-15 | 1990-06-15 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04218948A JPH04218948A (ja) | 1992-08-10 |
| JP2682727B2 true JP2682727B2 (ja) | 1997-11-26 |
Family
ID=15658710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15784990A Expired - Lifetime JP2682727B2 (ja) | 1990-06-15 | 1990-06-15 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2682727B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5670815A (en) * | 1994-07-05 | 1997-09-23 | Motorola, Inc. | Layout for noise reduction on a reference voltage |
| US6054758A (en) * | 1996-12-18 | 2000-04-25 | Texas Instruments Incorporated | Differential pair geometry for integrated circuit chip packages |
| US9277641B2 (en) | 2013-04-04 | 2016-03-01 | Qualcomm Incorporated | Routing and shielding of signal lines to improve isolation |
-
1990
- 1990-06-15 JP JP15784990A patent/JP2682727B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04218948A (ja) | 1992-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5426323A (en) | Integrated semiconductor circuit with ESD protection | |
| JP3283984B2 (ja) | 半導体集積回路装置 | |
| EP0112894A1 (en) | ROUTING OF A SUPPLY BUS FOR DOOR NETWORKS. | |
| JPH07176693A (ja) | 入力保護回路 | |
| JP2682727B2 (ja) | 半導体集積回路装置 | |
| JPH08288512A (ja) | 電界効果により制御可能の半導体デバイス | |
| EP0394878B1 (en) | Semiconductor device having multi-layered wiring structure | |
| JP2876963B2 (ja) | 半導体装置 | |
| JP2002164509A (ja) | 半導体装置 | |
| JP2685135B2 (ja) | 半導体集積回路 | |
| JP2611687B2 (ja) | 半導体装置 | |
| JPH08274127A (ja) | 半導体装置 | |
| JPH03233933A (ja) | 半導体集積回路装置 | |
| JPH0547992A (ja) | 半導体集積回路装置 | |
| JPH0590427A (ja) | 半導体集積回路装置 | |
| JP3742692B2 (ja) | ノイズフィルタ | |
| JPS613442A (ja) | 半導体装置 | |
| JP2674313B2 (ja) | プリント基板への実装部品実装方法 | |
| US7049698B1 (en) | Semiconductor integrated circuit having transistor with reduced resistance | |
| JP2631641B2 (ja) | 印刷配線基板 | |
| KR930004982B1 (ko) | 반도체 집적회로 | |
| JPH0878623A (ja) | 集積回路装置 | |
| JPH03270067A (ja) | 半導体集積装置 | |
| JP2792280B2 (ja) | マスタスライス方式プリスケーラ回路 | |
| JPH0322463A (ja) | 半導体装置 |