JP3283984B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JP3283984B2 JP3283984B2 JP33419193A JP33419193A JP3283984B2 JP 3283984 B2 JP3283984 B2 JP 3283984B2 JP 33419193 A JP33419193 A JP 33419193A JP 33419193 A JP33419193 A JP 33419193A JP 3283984 B2 JP3283984 B2 JP 3283984B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- line
- integrated circuit
- protection
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、たとえば半導体集積
回路装置に関するもので、特にアナログ回路とディジタ
ル回路とが混在する集積回路（ＩＣ）に用いられるもの
である。
回路装置に関するもので、特にアナログ回路とディジタ
ル回路とが混在する集積回路（ＩＣ）に用いられるもの
である。
【０００２】
【従来の技術】従来、アナログ回路とディジタル回路と
が混在する集積回路においては、振幅の大きなディジタ
ル信号と振幅の小さなアナログ信号が一つのＩＣ上で処
理されるため、ディジタル信号のアナログ信号への漏れ
を抑える必要がある。
が混在する集積回路においては、振幅の大きなディジタ
ル信号と振幅の小さなアナログ信号が一つのＩＣ上で処
理されるため、ディジタル信号のアナログ信号への漏れ
を抑える必要がある。
【０００３】たとえば、基板を通しての信号の漏れなど
は、基板電位をアナログ用とディジタル用とで別々に取
ったり、基板コンタクトを多く取ることによって防ぐよ
うにしている。
は、基板電位をアナログ用とディジタル用とで別々に取
ったり、基板コンタクトを多く取ることによって防ぐよ
うにしている。
【０００４】また、この種の集積回路では、配線間隔の
微細化や高集積化にともなって配線長が長くなるにつ
れ、配線間の信号の漏れによるクロストークが大きな問
題となってきている。
微細化や高集積化にともなって配線長が長くなるにつ
れ、配線間の信号の漏れによるクロストークが大きな問
題となってきている。
【０００５】この配線間のクロストークを防ぐ方法とし
ては、たとえば図２に示すように、基板１の主平面の絶
縁膜２上に設けられた配線３の上に絶縁膜４を介して接
地線（ＧＮＤライン）５を配することで、問題となる配
線３を接地線５によりカバーするなどの方法が取られて
いる。
ては、たとえば図２に示すように、基板１の主平面の絶
縁膜２上に設けられた配線３の上に絶縁膜４を介して接
地線（ＧＮＤライン）５を配することで、問題となる配
線３を接地線５によりカバーするなどの方法が取られて
いる。
【０００６】しかしながら、上記した従来の方法では、
問題となる配線３が長かったり、面積が広い場合、接地
線５との間の寄生容量の増加を招くことになる。通常、
高周波の場合の抵抗値は１／ｊωＣ（ω；各周波数，
Ｃ；容量）となるため、容量が増加すると高周波アナロ
グ信号成分が弱くなるという問題があった。また、配線
間の微少電流リークにより、信号の電位が変化されると
いう可能性もある。
問題となる配線３が長かったり、面積が広い場合、接地
線５との間の寄生容量の増加を招くことになる。通常、
高周波の場合の抵抗値は１／ｊωＣ（ω；各周波数，
Ｃ；容量）となるため、容量が増加すると高周波アナロ
グ信号成分が弱くなるという問題があった。また、配線
間の微少電流リークにより、信号の電位が変化されると
いう可能性もある。
【０００７】
【発明が解決しようとする課題】上記したように、従来
においては、配線間のクロストークを防ぐために、問題
となる配線を接地線によりカバーするなどした場合、高
周波アナログ信号成分の減衰を生じたり、信号の電位が
変わる恐れがあるなどの問題があった。
においては、配線間のクロストークを防ぐために、問題
となる配線を接地線によりカバーするなどした場合、高
周波アナログ信号成分の減衰を生じたり、信号の電位が
変わる恐れがあるなどの問題があった。
【０００８】そこで、この発明は、ディジタル回路と高
精度なアナログ回路とを一素子上に混在でき、しかも高
周波アナログ信号成分の減衰や信号電位の変化を生じた
りすることなく、その性能を維持することが可能な半導
体集積回路装置を提供することを目的としている。
精度なアナログ回路とを一素子上に混在でき、しかも高
周波アナログ信号成分の減衰や信号電位の変化を生じた
りすることなく、その性能を維持することが可能な半導
体集積回路装置を提供することを目的としている。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
めに、この発明の半導体集積回路装置にあっては、基板
主平面の絶縁膜上に配置されたアナログ信号を扱う第一
の配線、およびこの第一の配線と絶縁膜を介して隣接す
る第二の配線と、出力端に接続された一方の入力端、お
よび、前記第一の配線の電位を高インピーダンスで入力
する他方の入力端を有し、前記第一の配線と同じ電位
を、前記出力端より前記第二の配線に低インピーダンス
で供給する、ボルテージフォロワ型増幅器からなるバイ
アス回路とから構成されている。
めに、この発明の半導体集積回路装置にあっては、基板
主平面の絶縁膜上に配置されたアナログ信号を扱う第一
の配線、およびこの第一の配線と絶縁膜を介して隣接す
る第二の配線と、出力端に接続された一方の入力端、お
よび、前記第一の配線の電位を高インピーダンスで入力
する他方の入力端を有し、前記第一の配線と同じ電位
を、前記出力端より前記第二の配線に低インピーダンス
で供給する、ボルテージフォロワ型増幅器からなるバイ
アス回路とから構成されている。
【００１０】
【作用】この発明は、上記した手段により、微少な信号
を扱う信号線が長くなったとしても、その信号線を保護
できるようになるため、他の配線からのノイズやクロス
トークを抑えることが可能となるものである。
を扱う信号線が長くなったとしても、その信号線を保護
できるようになるため、他の配線からのノイズやクロス
トークを抑えることが可能となるものである。
【００１１】
【実施例】以下、この発明の一実施例について図面を参
照して説明する。図１は、本発明にかかる集積回路（Ｉ
Ｃ）の概略を示すものである。なお、同図（ａ）には断
面素子構造を、同図（ｂ）には等価回路をそれぞれ示し
ている。
照して説明する。図１は、本発明にかかる集積回路（Ｉ
Ｃ）の概略を示すものである。なお、同図（ａ）には断
面素子構造を、同図（ｂ）には等価回路をそれぞれ示し
ている。
【００１２】すなわち、この集積回路は、たとえばディ
ジタル回路およびアナログ回路（いずれも図示していな
い）などが形成されてなる半導体基板１１、この半導体
基板１１の主平面に形成された絶縁膜１２、この絶縁膜
１２上に形成された第一の配線としての信号線１３、こ
の信号線１３を囲むようにして形成された第二の配線と
しての保護線１４、この保護線１４を囲むようにして形
成された第三の配線としての接地線１５、それらの上に
層間絶縁膜１６を介して形成された第二の配線としての
保護線１７、この保護線１７の上に層間絶縁膜１８を介
して形成された第三の配線としての接地線１９、および
この接地線１９の上に形成された表面保護膜２０からな
っている。
ジタル回路およびアナログ回路（いずれも図示していな
い）などが形成されてなる半導体基板１１、この半導体
基板１１の主平面に形成された絶縁膜１２、この絶縁膜
１２上に形成された第一の配線としての信号線１３、こ
の信号線１３を囲むようにして形成された第二の配線と
しての保護線１４、この保護線１４を囲むようにして形
成された第三の配線としての接地線１５、それらの上に
層間絶縁膜１６を介して形成された第二の配線としての
保護線１７、この保護線１７の上に層間絶縁膜１８を介
して形成された第三の配線としての接地線１９、および
この接地線１９の上に形成された表面保護膜２０からな
っている。
【００１３】そして、上記信号線１３および保護線１
４，１７には、この保護線１４，１７の電位を上記信号
線１３の電位と同電位に設定するためのバイアス回路２
１が接続されている。
４，１７には、この保護線１４，１７の電位を上記信号
線１３の電位と同電位に設定するためのバイアス回路２
１が接続されている。
【００１４】このバイアス回路２１はボルテージフォロ
ワ型増幅器によって構成されており、上記信号線１３と
上記保護線１４，１７との間のインピーダンスを高く設
定するとともに、上記信号線１３と同じ電位を、上記保
護線１４，１７にそれぞれ低インピーダンスで与えるよ
うになっている。
ワ型増幅器によって構成されており、上記信号線１３と
上記保護線１４，１７との間のインピーダンスを高く設
定するとともに、上記信号線１３と同じ電位を、上記保
護線１４，１７にそれぞれ低インピーダンスで与えるよ
うになっている。
【００１５】ここで、上記した集積回路の製造方法につ
いて説明する。まず、半導体基板１１上にディジタル回
路およびアナログ回路などを形成した後、通常の工程、
たとえばＣＶＤ法により絶縁膜１２を形成する。
いて説明する。まず、半導体基板１１上にディジタル回
路およびアナログ回路などを形成した後、通常の工程、
たとえばＣＶＤ法により絶縁膜１２を形成する。
【００１６】また、この絶縁膜１２にＰＥＰ技術などを
用いてコンタクト（図示していない）を形成し、さらに
スパッタ法などによりＡｌ（アルミニウム）を堆積す
る。そして、このＡｌをパターニングして、上記信号線
１３、保護線１４、および接地線１５をそれぞれ形成す
る。
用いてコンタクト（図示していない）を形成し、さらに
スパッタ法などによりＡｌ（アルミニウム）を堆積す
る。そして、このＡｌをパターニングして、上記信号線
１３、保護線１４、および接地線１５をそれぞれ形成す
る。
【００１７】このとき、信号線１３の両サイドに、信号
線１３と並行するように保護線１４が配置され、さらに
その外側に接地線１５が並行に配置される。また、信号
線１３および保護線１４は上記バイアス回路２１に接続
され、接地線１５はＧＮＤにそれぞれ接続される。
線１３と並行するように保護線１４が配置され、さらに
その外側に接地線１５が並行に配置される。また、信号
線１３および保護線１４は上記バイアス回路２１に接続
され、接地線１５はＧＮＤにそれぞれ接続される。
【００１８】次いで、層間絶縁膜１６をＣＶＤ法などに
より堆積し、スルーホール（図示していない）をＰＥＰ
技術などを用いて形成後、保護線１７を上記と同様にし
て形成する。
より堆積し、スルーホール（図示していない）をＰＥＰ
技術などを用いて形成後、保護線１７を上記と同様にし
て形成する。
【００１９】このとき、上記バイアス回路２１に接続さ
れる保護線１７により、上記信号線１３の上部が覆われ
るようにする。また、同様にして、層間絶縁膜１８をＣ
ＶＤ法などにより堆積し、スルーホール（図示していな
い）をＰＥＰ技術などを用いて形成した後、接地線１９
を形成する。
れる保護線１７により、上記信号線１３の上部が覆われ
るようにする。また、同様にして、層間絶縁膜１８をＣ
ＶＤ法などにより堆積し、スルーホール（図示していな
い）をＰＥＰ技術などを用いて形成した後、接地線１９
を形成する。
【００２０】このとき、上記ＧＮＤに接続される接地線
１９により、上記保護線１７の上部が覆われるようにす
る。この後、表面を保護するための表面保護膜２０をス
パッタ法などにより堆積させ、さらにパッド（図示して
いない）の開口を行うことで、本実施例素子は得られ
る。
１９により、上記保護線１７の上部が覆われるようにす
る。この後、表面を保護するための表面保護膜２０をス
パッタ法などにより堆積させ、さらにパッド（図示して
いない）の開口を行うことで、本実施例素子は得られ
る。
【００２１】すなわち、この集積回路においては、微少
な信号を扱う信号線１３の上部ならびに両サイドが信号
線１３と同電位で、かつ低インピーダンスの保護線１
４，１７によって囲まれ、さらにその上部ならびに両サ
イドがＧＮＤラインをなす接地線１５，１９によって囲
まれた構成となっている。
な信号を扱う信号線１３の上部ならびに両サイドが信号
線１３と同電位で、かつ低インピーダンスの保護線１
４，１７によって囲まれ、さらにその上部ならびに両サ
イドがＧＮＤラインをなす接地線１５，１９によって囲
まれた構成となっている。
【００２２】したがって、このような構成、つまり微少
な信号を扱う信号線１３をこの信号線１３と同電位で、
かつインピーダンスの低い保護線１４，１７により囲む
ことで、信号線１３と保護線１４，１７との間ではクロ
ストークが生じないようにすることができる。
な信号を扱う信号線１３をこの信号線１３と同電位で、
かつインピーダンスの低い保護線１４，１７により囲む
ことで、信号線１３と保護線１４，１７との間ではクロ
ストークが生じないようにすることができる。
【００２３】また、他の配線と保護線１４，１７との間
は接地線１５，１９によって保護されているため、クロ
ストークが生じにくい構成とすることができる。さら
に、保護線１４，１７はインピーダンスが低いため、寄
生容量や微少電流リークの影響が少なく、その影響が信
号線１３にまでおよぶのを妨げることができる。
は接地線１５，１９によって保護されているため、クロ
ストークが生じにくい構成とすることができる。さら
に、保護線１４，１７はインピーダンスが低いため、寄
生容量や微少電流リークの影響が少なく、その影響が信
号線１３にまでおよぶのを妨げることができる。
【００２４】この結果、従来の集積回路において問題と
なっていた、接地線との間の寄生容量の増加を招き、高
周波アナログ信号成分が弱められたり、配線間の微少電
流リークにより信号の電位が変化されるのを防止できる
ものである。
なっていた、接地線との間の寄生容量の増加を招き、高
周波アナログ信号成分が弱められたり、配線間の微少電
流リークにより信号の電位が変化されるのを防止できる
ものである。
【００２５】上記したように、微少な信号を扱う信号線
が長くなったとしても、その信号線を保護できるように
している。すなわち、微少な信号を扱う信号線を、この
信号線と同電位で、かつインピーダンスの低い保護線に
より囲むようにしている。これにより、接地線との間の
寄生容量の増加や、他の配線からのノイズやクロストー
クを抑えることが可能となる。したがって、長さや面積
にかかわらず微少な信号を扱う信号線を保護できるよう
になるため、一素子上にディジタル回路と高精度なアナ
ログ回路とを集積させた場合においても、その性能を十
分に維持できるようになるものである。
が長くなったとしても、その信号線を保護できるように
している。すなわち、微少な信号を扱う信号線を、この
信号線と同電位で、かつインピーダンスの低い保護線に
より囲むようにしている。これにより、接地線との間の
寄生容量の増加や、他の配線からのノイズやクロストー
クを抑えることが可能となる。したがって、長さや面積
にかかわらず微少な信号を扱う信号線を保護できるよう
になるため、一素子上にディジタル回路と高精度なアナ
ログ回路とを集積させた場合においても、その性能を十
分に維持できるようになるものである。
【００２６】なお、上記実施例においては、各配線にＡ
ｌを用いた場合について説明したが、これに限らず、た
とえば第一，第二の配線にポリシリコンやポリサイドな
どを用いることもできる。
ｌを用いた場合について説明したが、これに限らず、た
とえば第一，第二の配線にポリシリコンやポリサイドな
どを用いることもできる。
【００２７】また、第一の配線を信号線とし、その信号
線の上部ならびに両サイドに保護線を配する場合に限ら
ず、たとえば上部もしくはサイドのどちらか一方にのみ
並行させることも可能である。
線の上部ならびに両サイドに保護線を配する場合に限ら
ず、たとえば上部もしくはサイドのどちらか一方にのみ
並行させることも可能である。
【００２８】また、三層配線構造とし、最下層の配線を
信号線とする場合に限らず、たとえば三層以上の多層配
線構造とし、信号線の下にも保護線を並行させるように
配しても良い。
信号線とする場合に限らず、たとえば三層以上の多層配
線構造とし、信号線の下にも保護線を並行させるように
配しても良い。
【００２９】さらに、接地線を設け、この接地線により
信号線および保護線を囲むようにしたが、接地線は必ず
しも設ける必要はない。その他、この発明の要旨を変え
ない範囲において、種々変形実施可能なことは勿論であ
る。
信号線および保護線を囲むようにしたが、接地線は必ず
しも設ける必要はない。その他、この発明の要旨を変え
ない範囲において、種々変形実施可能なことは勿論であ
る。
【００３０】
【発明の効果】以上、詳述したようにこの発明によれ
ば、ディジタル回路と高精度なアナログ回路とを一素子
上に混在でき、しかも高周波アナログ信号成分の減衰や
信号電位の変化を生じたりすることなく、その性能を維
持することが可能な半導体集積回路装置を提供できる。
ば、ディジタル回路と高精度なアナログ回路とを一素子
上に混在でき、しかも高周波アナログ信号成分の減衰や
信号電位の変化を生じたりすることなく、その性能を維
持することが可能な半導体集積回路装置を提供できる。
【図１】この発明の一実施例にかかる集積回路（ＩＣ）
の要部を概略的に示す構成図。
の要部を概略的に示す構成図。
【図２】従来技術とその問題点を説明するために示す集
積回路の断面図。
積回路の断面図。
１１…半導体基板、１２…絶縁膜、１３…信号線、１
４，１７…保護線、１５，１９…接地線、１６，１８…
層間絶縁膜、２０…表面保護膜、２１…バイアス回路。
４，１７…保護線、１５，１９…接地線、１６，１８…
層間絶縁膜、２０…表面保護膜、２１…バイアス回路。
Claims (6)
- 【請求項１】 基板主平面の絶縁膜上に配置されたアナ
ログ信号を扱う第一の配線、およびこの第一の配線と絶
縁膜を介して隣接する第二の配線と、出力端に接続された一方の入力端、および、前記第一の
配線の電位を高インピーダンスで入力する他方の入力端
を有し、前記第一の配線と同じ電位を、前記出力端より
前記第二の配線に低インピーダンスで供給する、ボルテ
ージフォロワ型増幅器からなる バイアス回路と を具備したことを特徴とする半導体集積回路装置。 - 【請求項２】 前記第二の配線と絶縁膜を介して隣接す
る第三の配線をさらに具備し、前記第一の配線を信号
線、前記第二の配線を保護線、前記第三の配線を接地線
とすることを特徴とする請求項１に記載の半導体集積回
路装置。 - 【請求項３】 前記保護線は、少なくとも前記信号線の
上部、サイド、あるいは、下部のいずれかに設けられる
ことを特徴とする請求項２に記載の半導体集積回路装
置。 - 【請求項４】 前記保護線は、前記信号線の上部および
両サイドに設けられることを特徴とする請求項２に記載
の半導体集積回路装置。 - 【請求項５】 前記信号線の上部に設けられる前記保護
線は、前記信号線のサイドに設けられる前記保護線の上
部にも設けられることを特徴とする請求項４に記載の半
導体集積回路装置。 - 【請求項６】 前記基板上にアナログ回路とディジタル
回路とが混在して設けられることを特徴とする請求項１
乃至５のいずれかに記載の半導体集積回路装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33419193A JP3283984B2 (ja) | 1993-12-28 | 1993-12-28 | 半導体集積回路装置 |
| DE69429979T DE69429979T2 (de) | 1993-12-28 | 1994-12-23 | Halbleiterintegriertes Schaltungsbauelement |
| EP94120594A EP0661744B1 (en) | 1993-12-28 | 1994-12-23 | Semiconductor integrated circuit device |
| KR1019940036761A KR0169268B1 (ko) | 1993-12-28 | 1994-12-26 | 반도체 집적회로장치 |
| US08/595,964 US5585664A (en) | 1993-12-28 | 1996-02-06 | Semiconductor integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33419193A JP3283984B2 (ja) | 1993-12-28 | 1993-12-28 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07201852A JPH07201852A (ja) | 1995-08-04 |
| JP3283984B2 true JP3283984B2 (ja) | 2002-05-20 |
Family
ID=18274564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33419193A Expired - Fee Related JP3283984B2 (ja) | 1993-12-28 | 1993-12-28 | 半導体集積回路装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5585664A (ja) |
| EP (1) | EP0661744B1 (ja) |
| JP (1) | JP3283984B2 (ja) |
| KR (1) | KR0169268B1 (ja) |
| DE (1) | DE69429979T2 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5696403A (en) * | 1993-10-25 | 1997-12-09 | Lsi Logic Corporation | System having input-output drive reduction |
| GB2286286B (en) * | 1993-12-31 | 1998-05-27 | Hyundai Electronics Ind | Improvements in or relating to the fabrication of semiconductor devices |
| JPH097373A (ja) * | 1995-06-20 | 1997-01-10 | Oki Electric Ind Co Ltd | 半導体記憶装置 |
| US6096636A (en) * | 1996-02-06 | 2000-08-01 | Micron Technology, Inc. | Methods of forming conductive lines |
| US6087728A (en) * | 1996-06-27 | 2000-07-11 | Intel Corporation | Interconnect design with controlled inductance |
| JP2900908B2 (ja) * | 1997-03-31 | 1999-06-02 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| US6913983B1 (en) | 1997-07-18 | 2005-07-05 | Infineon Technologies Ag | Integrated circuit arrangement and method for the manufacture thereof |
| KR100245562B1 (ko) * | 1997-10-14 | 2000-03-02 | 윤종용 | 고속으로 동작하는 반도체 장치에서 신호 간섭을방지하기 위한배선 구조 |
| DE60140722D1 (de) * | 2000-09-05 | 2010-01-21 | Nxp Bv | Integrierte elektromagnetische Abschirmvorrichtung |
| JP3563030B2 (ja) * | 2000-12-06 | 2004-09-08 | シャープ株式会社 | 半導体装置の製造方法 |
| FR2819937A1 (fr) * | 2001-01-22 | 2002-07-26 | St Microelectronics Sa | Dispositif semi-conducteur a ligne de transmission perfectionnee |
| JP3549499B2 (ja) * | 2001-07-04 | 2004-08-04 | 松下電器産業株式会社 | 半導体集積回路装置ならびにｄ／ａ変換装置およびａ／ｄ変換装置 |
| US7039102B2 (en) | 2002-01-24 | 2006-05-02 | Broadcom Corporation | Highly integrated asymmetric digital subscriber line (ADSL) circuit |
| GB2414094A (en) * | 2002-02-15 | 2005-11-16 | Multigig Ltd | Designing Rotary Clock Integrated Circuits |
| JP3846796B2 (ja) * | 2002-11-28 | 2006-11-15 | 三菱電機株式会社 | 半導体装置 |
| US20060255434A1 (en) * | 2005-05-12 | 2006-11-16 | Yinon Degani | Shielding noisy conductors in integrated passive devices |
| JP2007103863A (ja) * | 2005-10-07 | 2007-04-19 | Nec Electronics Corp | 半導体デバイス |
| KR100815177B1 (ko) * | 2006-07-20 | 2008-03-19 | 주식회사 하이닉스반도체 | 반도체 장치 |
| US7609125B2 (en) * | 2006-10-13 | 2009-10-27 | Avago Technologies Enterprise IP (Singapore) Pte. Ltd. | System, device and method for reducing cross-talk in differential signal conductor pairs |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5784149A (en) * | 1980-11-14 | 1982-05-26 | Hitachi Ltd | Semiconductor integrated circuit device |
| JPS60224244A (ja) * | 1984-04-20 | 1985-11-08 | Hitachi Micro Comput Eng Ltd | 半導体装置 |
| JPS61119060A (ja) * | 1984-11-14 | 1986-06-06 | Toshiba Corp | 半導体集積回路の信号伝送路 |
| JPH021928A (ja) * | 1988-06-10 | 1990-01-08 | Toshiba Corp | 半導体集積回路 |
| JPH03224232A (ja) * | 1990-01-30 | 1991-10-03 | Sanyo Electric Co Ltd | 半導体集積回路装置 |
| US5329155A (en) * | 1990-04-24 | 1994-07-12 | Xerox Corporation | Thin film integrated circuit resistor |
| JPH0750710B2 (ja) * | 1990-06-06 | 1995-05-31 | 富士ゼロックス株式会社 | 多層配線構造 |
| US5151775A (en) * | 1991-10-07 | 1992-09-29 | Tektronix, Inc. | Integrated circuit device having improved substrate capacitance isolation |
| JPH05136125A (ja) * | 1991-11-14 | 1993-06-01 | Hitachi Ltd | クロツク配線及びクロツク配線を有する半導体集積回路装置 |
-
1993
- 1993-12-28 JP JP33419193A patent/JP3283984B2/ja not_active Expired - Fee Related
-
1994
- 1994-12-23 DE DE69429979T patent/DE69429979T2/de not_active Expired - Lifetime
- 1994-12-23 EP EP94120594A patent/EP0661744B1/en not_active Expired - Lifetime
- 1994-12-26 KR KR1019940036761A patent/KR0169268B1/ko not_active IP Right Cessation
-
1996
- 1996-02-06 US US08/595,964 patent/US5585664A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR0169268B1 (ko) | 1999-02-01 |
| EP0661744A1 (en) | 1995-07-05 |
| DE69429979D1 (de) | 2002-04-04 |
| JPH07201852A (ja) | 1995-08-04 |
| US5585664A (en) | 1996-12-17 |
| DE69429979T2 (de) | 2002-10-02 |
| EP0661744B1 (en) | 2002-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3283984B2 (ja) | 半導体集積回路装置 | |
| JPH021928A (ja) | 半導体集積回路 | |
| JPS5994849A (ja) | 半導体集積回路装置 | |
| JP2002050742A (ja) | 半導体装置およびその製造方法 | |
| JPH0547943A (ja) | 半導体集積装置 | |
| US5027174A (en) | Semiconductor integrated circuit device with improved resistance against electrostatic noise | |
| JP3781178B2 (ja) | 高周波半導体装置の多層配線構造 | |
| US6876059B2 (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
| JP3696706B2 (ja) | 半導体装置の電源線構造 | |
| JPH10326868A (ja) | 半導体装置 | |
| KR0154720B1 (ko) | 칩내의 노이즈를 제거하기 위한 레이아웃 | |
| JPH05283611A (ja) | 半導体装置 | |
| JPH01112765A (ja) | 半導体装置 | |
| JPH08298307A (ja) | 半導体装置 | |
| JP2638544B2 (ja) | 半導体集積回路 | |
| JPH04343433A (ja) | 半導体集積回路 | |
| JPS63133652A (ja) | 容量性結合による電気的干渉を抑制する構造及び方法 | |
| JPH03231444A (ja) | 半導体装置 | |
| KR100280547B1 (ko) | 디램의 입력패드 | |
| JPS60261169A (ja) | 集積回路装置 | |
| JP3118302B2 (ja) | アナログスイッチ | |
| JP3189797B2 (ja) | 半導体集積回路の製造方法 | |
| JPH01205549A (ja) | 超電導配線を有する半導体装置 | |
| JPH0992784A (ja) | 増幅器間の結合容量の構造及びその増幅器の評価方法 | |
| KR960006103B1 (ko) | 반도체 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080301 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090301 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |