JP2638544B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP2638544B2 JP2638544B2 JP2383995A JP2383995A JP2638544B2 JP 2638544 B2 JP2638544 B2 JP 2638544B2 JP 2383995 A JP2383995 A JP 2383995A JP 2383995 A JP2383995 A JP 2383995A JP 2638544 B2 JP2638544 B2 JP 2638544B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- frequency
- semiconductor substrate
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路に係わ
り、特に高速バイポーラプロセスを使用する場合に好適
な半導体集積回路に関する。
り、特に高速バイポーラプロセスを使用する場合に好適
な半導体集積回路に関する。
【０００２】
【従来の技術】半導体集積回路の中でも特に超高速プロ
セスの半導体集積回路では、チップ内に配置するデバイ
スの高速性を保証するために、これらのデバイスや配線
パターンの微細化や高集積化が進んでいる。
セスの半導体集積回路では、チップ内に配置するデバイ
スの高速性を保証するために、これらのデバイスや配線
パターンの微細化や高集積化が進んでいる。
【０００３】図４は、従来の半導体集積回路におけるボ
ンディングパッド部での金属配線の平面構造を示したも
のである。金属配線１１は信号配線または電源配線を形
成している。
ンディングパッド部での金属配線の平面構造を示したも
のである。金属配線１１は信号配線または電源配線を形
成している。
【０００４】図５は、図４におけるＡ−Ａ断面を表わし
たものである。シリコン基板１２の上には電気的な絶縁
を行うための絶縁膜層１３が形成されている。その上に
金属配線１１が形成されており、更にその上をカバー層
１４が覆うような構造となっている。
たものである。シリコン基板１２の上には電気的な絶縁
を行うための絶縁膜層１３が形成されている。その上に
金属配線１１が形成されており、更にその上をカバー層
１４が覆うような構造となっている。
【０００５】図６は、このような従来の半導体集積回路
の等価回路を表わしたものである。金属配線１１は、図
５に示した絶縁膜層１３を誘電体としてサブストレート
としてのシリコン基板１２と結合容量Ｃ3 で結合してい
る。このような構造は、例えば近代科学社が昭和５０年
９月１５日に発行した「アナログ集積回路」やその他の
文献に示されているところである。
の等価回路を表わしたものである。金属配線１１は、図
５に示した絶縁膜層１３を誘電体としてサブストレート
としてのシリコン基板１２と結合容量Ｃ3 で結合してい
る。このような構造は、例えば近代科学社が昭和５０年
９月１５日に発行した「アナログ集積回路」やその他の
文献に示されているところである。
【０００６】今、所定の製造プロセスで製造した半導体
集積回路のトグル周波数ｆT が２０ＧＨｚ程度であると
する。このような高周波プロセスでは、金属配線１１と
シリコン基板１２の間の結合容量Ｃ3 の値は、金属配線
１１の面積１０μｍ×１０μｍ当たりで約３ｆＦ（＝３
×１０-15 ファラッド）の容量を持つことになる。
集積回路のトグル周波数ｆT が２０ＧＨｚ程度であると
する。このような高周波プロセスでは、金属配線１１と
シリコン基板１２の間の結合容量Ｃ3 の値は、金属配線
１１の面積１０μｍ×１０μｍ当たりで約３ｆＦ（＝３
×１０-15 ファラッド）の容量を持つことになる。
【０００７】
【発明が解決しようとする課題】このように従来の半導
体集積回路では、金属配線１１とシリコン基板１２との
間に比較的大きな浮遊容量が寄生していた。このため、
金属配線１１からシリコン基板１２への信号のリーク量
が大きくなった。このようなリーク信号は、通常、直流
的にチップ内の最低電位に落とされているシリコン基板
１２すなわちサブストレートの電位変動を引き起こすこ
とになる。シリコン基板１２が電位変動を発生させる
と、半導体集積回路内の図示しない隣接したトランジス
タの特性の変動や、位相の異なった信号との干渉、ある
いは電源配線や出力端子への信号リークといった問題が
発生する。
体集積回路では、金属配線１１とシリコン基板１２との
間に比較的大きな浮遊容量が寄生していた。このため、
金属配線１１からシリコン基板１２への信号のリーク量
が大きくなった。このようなリーク信号は、通常、直流
的にチップ内の最低電位に落とされているシリコン基板
１２すなわちサブストレートの電位変動を引き起こすこ
とになる。シリコン基板１２が電位変動を発生させる
と、半導体集積回路内の図示しない隣接したトランジス
タの特性の変動や、位相の異なった信号との干渉、ある
いは電源配線や出力端子への信号リークといった問題が
発生する。
【０００８】また、このような不都合は、金属配線１１
とシリコン基板１２との結合が容量的であるために、周
波数の高い領域でより顕著に表われることになる。した
がって、半導体集積回路の高周波回路の部分では、サブ
ストレートへの信号リーク量をいかに低減させるかとい
うことが、チップの持つ高周波特性を左右する重要なテ
ーマとなっており、事実、高周波領域での回路特性の劣
化が大きな問題となっている。
とシリコン基板１２との結合が容量的であるために、周
波数の高い領域でより顕著に表われることになる。した
がって、半導体集積回路の高周波回路の部分では、サブ
ストレートへの信号リーク量をいかに低減させるかとい
うことが、チップの持つ高周波特性を左右する重要なテ
ーマとなっており、事実、高周波領域での回路特性の劣
化が大きな問題となっている。
【０００９】以上、信号配線における問題点を説明した
が、複数の電源や複数の電源パッドを使用するような回
路の場合でも、電源間のアイソレーションを確保するた
めには、同様にサブストレートへの容量結合の程度が大
きな問題となってくる。
が、複数の電源や複数の電源パッドを使用するような回
路の場合でも、電源間のアイソレーションを確保するた
めには、同様にサブストレートへの容量結合の程度が大
きな問題となってくる。
【００１０】このようなサブストレートへの信号配線ま
たは電源配線からの信号リーク量を低減させる手法とし
て、従来では素子や配線の微細化を行っている。しかし
ながら、このような素子や配線の微細化は、金属配線の
エレクトロマイグレーション等の信頼性の確保上問題と
なり、配線構造の微細化には限界があった。
たは電源配線からの信号リーク量を低減させる手法とし
て、従来では素子や配線の微細化を行っている。しかし
ながら、このような素子や配線の微細化は、金属配線の
エレクトロマイグレーション等の信頼性の確保上問題と
なり、配線構造の微細化には限界があった。
【００１１】そこで本発明の目的は、金属配線を伝搬す
る高周波信号が半導体基板側にリークする量を軽減する
ことのできる半導体集積回路を提供することにある。
る高周波信号が半導体基板側にリークする量を軽減する
ことのできる半導体集積回路を提供することにある。
【００１２】
【課題を解決するための手段】請求項１記載の発明で
は、（イ）半導体基板と、（ロ）この半導体基板の上に
形成された絶縁層と、（ハ）この絶縁層の上に配置され
た各種の金属配線と、（ニ）これら金属配線のうち高周
波信号の伝搬する配線と隣接しているグランド配線のそ
の隣接する部位と半導体基板の間の絶縁層に分け入るよ
うに配置され、かつグランド配線と電気的に接続された
低抵抗あるいは導体からなる高周波遮蔽壁とを半導体集
積回路に具備させる。
は、（イ）半導体基板と、（ロ）この半導体基板の上に
形成された絶縁層と、（ハ）この絶縁層の上に配置され
た各種の金属配線と、（ニ）これら金属配線のうち高周
波信号の伝搬する配線と隣接しているグランド配線のそ
の隣接する部位と半導体基板の間の絶縁層に分け入るよ
うに配置され、かつグランド配線と電気的に接続された
低抵抗あるいは導体からなる高周波遮蔽壁とを半導体集
積回路に具備させる。
【００１３】すなわち請求項１記載の発明では、高周波
信号の伝搬する配線と隣接しているグランド配線におけ
るその隣接する部位とその下の半導体基板との間に、グ
ランド配線と電気的に接続された低抵抗あるいは導体か
らなる高周波遮蔽壁を形成している。これにより、高周
波信号の伝搬する配線から半導体基板にリークする信号
の少なくとも一部はこの高周波遮蔽壁にリークし、この
分だけ高周波信号が半導体基板にリークする量を減少さ
せることができる。
信号の伝搬する配線と隣接しているグランド配線におけ
るその隣接する部位とその下の半導体基板との間に、グ
ランド配線と電気的に接続された低抵抗あるいは導体か
らなる高周波遮蔽壁を形成している。これにより、高周
波信号の伝搬する配線から半導体基板にリークする信号
の少なくとも一部はこの高周波遮蔽壁にリークし、この
分だけ高周波信号が半導体基板にリークする量を減少さ
せることができる。
【００１４】請求項２記載の発明では、（イ）半導体基
板と、（ロ）この半導体基板の上に形成された絶縁層
と、（ハ）この絶縁層の上に配置された各種の金属配線
と、（ニ）これら金属配線のうち高周波信号の伝搬する
配線と隣接しているグランド配線のその隣接する部位と
半導体基板の間の絶縁層に分け入るように配置され、か
つグランド配線と電気的に接続された低抵抗あるいは導
体からなる高周波遮蔽壁と、（ホ）半導体基板における
絶縁層と接触する部位であって高周波信号の伝搬する配
線と対向する領域に形成されその一部が高周波遮蔽壁と
電気的に接触した低抵抗あるいは導体からなる高周波遮
蔽層とを半導体集積回路に具備させる。
板と、（ロ）この半導体基板の上に形成された絶縁層
と、（ハ）この絶縁層の上に配置された各種の金属配線
と、（ニ）これら金属配線のうち高周波信号の伝搬する
配線と隣接しているグランド配線のその隣接する部位と
半導体基板の間の絶縁層に分け入るように配置され、か
つグランド配線と電気的に接続された低抵抗あるいは導
体からなる高周波遮蔽壁と、（ホ）半導体基板における
絶縁層と接触する部位であって高周波信号の伝搬する配
線と対向する領域に形成されその一部が高周波遮蔽壁と
電気的に接触した低抵抗あるいは導体からなる高周波遮
蔽層とを半導体集積回路に具備させる。
【００１５】すなわち請求項２記載の発明では、高周波
信号の伝搬する配線と隣接しているグランド配線におけ
るその隣接する部位とその下の半導体基板との間に、グ
ランド配線と電気的に接続された低抵抗あるいは導体か
らなる高周波遮蔽壁を形成している。また、高周波信号
の伝搬する配線と対向する半導体基板部分における絶縁
層と接触する部位は、低抵抗あるいは導体からなる高周
波遮蔽層を形成しており、更にこれと高周波遮蔽壁を電
気的に接続している。これにより、高周波信号の伝搬す
る配線から半導体基板にリークする信号の一部は高周波
遮蔽壁にリークし、また、高周波遮蔽層側にリークした
ものの少なくとも一部は高周波遮蔽壁を伝達してグラン
ドに流れるので、これらの分だけ高周波信号が半導体基
板にリークする量を減少させることができる。
信号の伝搬する配線と隣接しているグランド配線におけ
るその隣接する部位とその下の半導体基板との間に、グ
ランド配線と電気的に接続された低抵抗あるいは導体か
らなる高周波遮蔽壁を形成している。また、高周波信号
の伝搬する配線と対向する半導体基板部分における絶縁
層と接触する部位は、低抵抗あるいは導体からなる高周
波遮蔽層を形成しており、更にこれと高周波遮蔽壁を電
気的に接続している。これにより、高周波信号の伝搬す
る配線から半導体基板にリークする信号の一部は高周波
遮蔽壁にリークし、また、高周波遮蔽層側にリークした
ものの少なくとも一部は高周波遮蔽壁を伝達してグラン
ドに流れるので、これらの分だけ高周波信号が半導体基
板にリークする量を減少させることができる。
【００１６】請求項３記載の発明では、高周波遮蔽壁は
金属配線と同一工程で金属の蒸着によって作成されるこ
とを特徴としている。この場合には、導体で形成される
ので、高周波信号のリークを効果的に減少させることが
できる。
金属配線と同一工程で金属の蒸着によって作成されるこ
とを特徴としている。この場合には、導体で形成される
ので、高周波信号のリークを効果的に減少させることが
できる。
【００１７】請求項４記載の発明では、高周波遮蔽壁は
高周波信号の伝搬する配線の周囲を包囲するように配置
されていることを特徴としている。これにより、電気力
線が高周波遮蔽壁により多く収束し、この分だけ半導体
基板への高周波信号のリークを減少させることができ
る。
高周波信号の伝搬する配線の周囲を包囲するように配置
されていることを特徴としている。これにより、電気力
線が高周波遮蔽壁により多く収束し、この分だけ半導体
基板への高周波信号のリークを減少させることができ
る。
【００１８】請求項５記載の発明では、高周波遮蔽層
は、拡散法によって半導体基板中の絶縁層と接触する所
定の領域に形成される抵抗層であることを特徴としてい
る。もちろん、これ以外のプロセスで作成される半導体
集積回路に本発明を適用することは自由である。
は、拡散法によって半導体基板中の絶縁層と接触する所
定の領域に形成される抵抗層であることを特徴としてい
る。もちろん、これ以外のプロセスで作成される半導体
集積回路に本発明を適用することは自由である。
【００１９】
【実施例】以下実施例につき本発明を詳細に説明する。
【００２０】図１は本発明の一実施例の半導体集積回路
におけるボンディングパッドと引き出し部の平面構造を
示したものである。例えば１０ＧＨｚ程度の高周波の信
号が伝搬する信号配線あるいは電源配線等の金属配線
（以下高周波伝達配線という。）２１には、隣接してグ
ランド配線２２1 、２２2 が配置されている。また、こ
れらの高周波伝達配線２１やグランド配線２２1 、２２
2 は絶縁膜層２３上に形成されているが、この下の半導
体基板における高周波伝達配線２１と対向しこれよりも
やや広い領域は、拡散法によって抵抗層（高周波遮蔽
層）２４となっている。この抵抗層２４とグランド配線
２２1 、２２2 は、コンタクト（高周波遮蔽壁）２
５1 、２５2 によって電気的に接続されている。
におけるボンディングパッドと引き出し部の平面構造を
示したものである。例えば１０ＧＨｚ程度の高周波の信
号が伝搬する信号配線あるいは電源配線等の金属配線
（以下高周波伝達配線という。）２１には、隣接してグ
ランド配線２２1 、２２2 が配置されている。また、こ
れらの高周波伝達配線２１やグランド配線２２1 、２２
2 は絶縁膜層２３上に形成されているが、この下の半導
体基板における高周波伝達配線２１と対向しこれよりも
やや広い領域は、拡散法によって抵抗層（高周波遮蔽
層）２４となっている。この抵抗層２４とグランド配線
２２1 、２２2 は、コンタクト（高周波遮蔽壁）２
５1 、２５2 によって電気的に接続されている。
【００２１】図２は、図１におけるＢ−Ｂ断面を表わし
たものである。半導体基板としてのシリコン基板２７の
上には電気的な絶縁を行うための絶縁膜層２３が形成さ
れている。その上に高周波伝達配線２１やグランド配線
２２1 、２２2 が形成されており、更にその上をカバー
層２８が覆っている。また、シリコン基板２７における
高周波の信号が伝搬する高周波伝達配線２１と対向する
領域は、拡散法によって形成される抵抗層２４となって
いる。この抵抗層２４はグランド配線２２1 、２２2 と
コンタクト２５1 、２５2 によって電気的に接続されて
いる。このコンタクト部分は、絶縁膜層２３の一部を除
去して、その上にグランド配線２２1 、２２2 を金属蒸
着するときに同時に作成される。
たものである。半導体基板としてのシリコン基板２７の
上には電気的な絶縁を行うための絶縁膜層２３が形成さ
れている。その上に高周波伝達配線２１やグランド配線
２２1 、２２2 が形成されており、更にその上をカバー
層２８が覆っている。また、シリコン基板２７における
高周波の信号が伝搬する高周波伝達配線２１と対向する
領域は、拡散法によって形成される抵抗層２４となって
いる。この抵抗層２４はグランド配線２２1 、２２2 と
コンタクト２５1 、２５2 によって電気的に接続されて
いる。このコンタクト部分は、絶縁膜層２３の一部を除
去して、その上にグランド配線２２1 、２２2 を金属蒸
着するときに同時に作成される。
【００２２】本実施例の半導体集積回路でも高周波伝達
配線２１からシリコン基板２７に高周波のリーク信号
（電流）が流れようとするが、本実施例ではその間にグ
ランドに接続された抵抗層２４が存在する。したがっ
て、高周波伝達配線２１は絶縁膜層２３を誘電体として
抵抗層２４と容量結合することになる。抵抗層２４のシ
ート抵抗は１００Ω〜数ＫΩ程度であり、シリコン基板
２７の抵抗率よりも若干高い。そこで高周波伝達配線２
１からこの抵抗層２４を介してグランド配線２２1、２
２2 にリーク信号が流れ、残りがシリコン基板２７に流
れる。後者のシリコン基板２７に流れ込むリーク信号が
すでに説明したようにサブストレートの電位変動を引き
起こすことになる。本実施例では抵抗層２４によってこ
のリーク信号を逃がす分だけサブストレートの電位変動
を軽減させることになる。
配線２１からシリコン基板２７に高周波のリーク信号
（電流）が流れようとするが、本実施例ではその間にグ
ランドに接続された抵抗層２４が存在する。したがっ
て、高周波伝達配線２１は絶縁膜層２３を誘電体として
抵抗層２４と容量結合することになる。抵抗層２４のシ
ート抵抗は１００Ω〜数ＫΩ程度であり、シリコン基板
２７の抵抗率よりも若干高い。そこで高周波伝達配線２
１からこの抵抗層２４を介してグランド配線２２1、２
２2 にリーク信号が流れ、残りがシリコン基板２７に流
れる。後者のシリコン基板２７に流れ込むリーク信号が
すでに説明したようにサブストレートの電位変動を引き
起こすことになる。本実施例では抵抗層２４によってこ
のリーク信号を逃がす分だけサブストレートの電位変動
を軽減させることになる。
【００２３】図３は、半導体集積回路の図１および図２
で示した部分の等価回路を表わしたものである。高周波
伝達配線２１と抵抗層２４の間には前記したように結合
容量Ｃ1 が存在し、抵抗層２４は空乏層容量としての結
合容量Ｃ2 により、その下のサブストレートとしてのシ
リコン基板２７と結合している。結局、高周波伝達配線
２１からシリコン基板２７を見たとき、容量Ｃ1 とＣ2
の直列接続が見えることになる。
で示した部分の等価回路を表わしたものである。高周波
伝達配線２１と抵抗層２４の間には前記したように結合
容量Ｃ1 が存在し、抵抗層２４は空乏層容量としての結
合容量Ｃ2 により、その下のサブストレートとしてのシ
リコン基板２７と結合している。結局、高周波伝達配線
２１からシリコン基板２７を見たとき、容量Ｃ1 とＣ2
の直列接続が見えることになる。
【００２４】ここで容量Ｃ1 は、従来技術として説明し
たと同様に約３ｆＦであり、容量Ｃ 2 の方は同様の製造
プロセスと面積で約７．５ｆＦとなる。そこでこれらの
容量Ｃ1 、Ｃ2 の合成容量をＣＣとすると、 ＣＣ＝２．１４ｆＦ となる。このように従来技術と比較すると、本実施例で
は寄生容量の約３０％を低減することが可能になる。
たと同様に約３ｆＦであり、容量Ｃ 2 の方は同様の製造
プロセスと面積で約７．５ｆＦとなる。そこでこれらの
容量Ｃ1 、Ｃ2 の合成容量をＣＣとすると、 ＣＣ＝２．１４ｆＦ となる。このように従来技術と比較すると、本実施例で
は寄生容量の約３０％を低減することが可能になる。
【００２５】次に、抵抗層２４はコンタクト２５1 、２
５2 によってグランド配線２２1 、２２2 と接続されて
いる。そこで、抵抗層２４の抵抗分としての抵抗Ｒ1 、
Ｒ2がそれぞれのグランド配線２２1 、２２2 との間に
存在する。抵抗層２４におけるコンタクト２５1 、２５
2 の近傍は、この結果、ほぼグランドレベルとなる。こ
のため、コンタクト２５1 、２５2 の近傍では、高周波
伝達配線２１から出た電気力線はこの抵抗層２４部分で
収束することになり、対サブストレートとの結合を持た
ない。この効果は、高周波伝達配線２１のエッジに集中
している容量を打ち消すため、結合容量の更なる低減が
実現する。
５2 によってグランド配線２２1 、２２2 と接続されて
いる。そこで、抵抗層２４の抵抗分としての抵抗Ｒ1 、
Ｒ2がそれぞれのグランド配線２２1 、２２2 との間に
存在する。抵抗層２４におけるコンタクト２５1 、２５
2 の近傍は、この結果、ほぼグランドレベルとなる。こ
のため、コンタクト２５1 、２５2 の近傍では、高周波
伝達配線２１から出た電気力線はこの抵抗層２４部分で
収束することになり、対サブストレートとの結合を持た
ない。この効果は、高周波伝達配線２１のエッジに集中
している容量を打ち消すため、結合容量の更なる低減が
実現する。
【００２６】以上説明した実施例では高周波伝達配線２
１とグランド配線２２1 、２２2 が隣接しているとき、
高周波伝達配線２１の外周の一部に対してコンタクトを
配置したが、高周波伝達配線２１の外周を包囲するよう
にコンタクトを配置してもよい。このようにすること
で、コンタクトと抵抗層がより多くの部位で接触するこ
とになり、これらの部分により多くの電気力線を収束さ
せることができる。
１とグランド配線２２1 、２２2 が隣接しているとき、
高周波伝達配線２１の外周の一部に対してコンタクトを
配置したが、高周波伝達配線２１の外周を包囲するよう
にコンタクトを配置してもよい。このようにすること
で、コンタクトと抵抗層がより多くの部位で接触するこ
とになり、これらの部分により多くの電気力線を収束さ
せることができる。
【００２７】また、実施例では拡散法によって半導体集
積回路を作成する場合について説明したが、これに限る
ものではない。ＭＯＳ型の半導体集積回路を作成する場
合には、抵抗層の代わりに導電板を形成することができ
る。この場合には、高周波のリーク信号がこの導電板に
リークするので、理想的には信号配線あるいは電源配線
等の金属配線と半導体基板の間のリークを完全に断ち切
ることができる。
積回路を作成する場合について説明したが、これに限る
ものではない。ＭＯＳ型の半導体集積回路を作成する場
合には、抵抗層の代わりに導電板を形成することができ
る。この場合には、高周波のリーク信号がこの導電板に
リークするので、理想的には信号配線あるいは電源配線
等の金属配線と半導体基板の間のリークを完全に断ち切
ることができる。
【００２８】
【発明の効果】以上説明したように請求項１記載の発明
によれば、高周波信号の伝搬する配線と隣接しているグ
ランド配線におけるその隣接する部位とその下の半導体
基板との間に、グランド配線と電気的に接続された低抵
抗あるいは導体からなる高周波遮蔽壁を形成している。
これにより、高周波信号の伝搬する配線から半導体基板
にリークする信号の少なくとも一部はこの高周波遮蔽壁
にリークし、この分だけ高周波信号が半導体基板にリー
クする量を減少させることができる。これにより、半導
体基板の電位が安定し、結果として信号間の干渉による
回路の誤動作の防止や、対グランド間のインピーダンス
の低減、出力端子への信号リーク量の低減およびトラン
ジスタの動作時の特性の安定化（高周波特性の劣化防
止）が可能になる。
によれば、高周波信号の伝搬する配線と隣接しているグ
ランド配線におけるその隣接する部位とその下の半導体
基板との間に、グランド配線と電気的に接続された低抵
抗あるいは導体からなる高周波遮蔽壁を形成している。
これにより、高周波信号の伝搬する配線から半導体基板
にリークする信号の少なくとも一部はこの高周波遮蔽壁
にリークし、この分だけ高周波信号が半導体基板にリー
クする量を減少させることができる。これにより、半導
体基板の電位が安定し、結果として信号間の干渉による
回路の誤動作の防止や、対グランド間のインピーダンス
の低減、出力端子への信号リーク量の低減およびトラン
ジスタの動作時の特性の安定化（高周波特性の劣化防
止）が可能になる。
【００２９】また、請求項２記載の発明によれば、高周
波信号の伝搬する配線と隣接しているグランド配線にお
けるその隣接する部位とその下の半導体基板との間に、
グランド配線と電気的に接続された低抵抗あるいは導体
からなる高周波遮蔽壁を形成している。また、高周波信
号の伝搬する配線と対向する半導体基板部分における絶
縁層と接触する部位は、低抵抗あるいは導体からなる高
周波遮蔽層を形成しており、更にこれと高周波遮蔽壁を
電気的に接続している。これにより、高周波信号の伝搬
する配線から半導体基板にリークする信号の一部は高周
波遮蔽壁にリークし、また、高周波遮蔽層側にリークし
たものの少なくとも一部は高周波遮蔽壁を伝達してグラ
ンドに流れるので、これらの分だけ高周波信号が半導体
基板にリークする量を減少させることができる。これに
より、請求項１に記載したような効果を更に顕著に得る
ことができる。
波信号の伝搬する配線と隣接しているグランド配線にお
けるその隣接する部位とその下の半導体基板との間に、
グランド配線と電気的に接続された低抵抗あるいは導体
からなる高周波遮蔽壁を形成している。また、高周波信
号の伝搬する配線と対向する半導体基板部分における絶
縁層と接触する部位は、低抵抗あるいは導体からなる高
周波遮蔽層を形成しており、更にこれと高周波遮蔽壁を
電気的に接続している。これにより、高周波信号の伝搬
する配線から半導体基板にリークする信号の一部は高周
波遮蔽壁にリークし、また、高周波遮蔽層側にリークし
たものの少なくとも一部は高周波遮蔽壁を伝達してグラ
ンドに流れるので、これらの分だけ高周波信号が半導体
基板にリークする量を減少させることができる。これに
より、請求項１に記載したような効果を更に顕著に得る
ことができる。
【００３０】更に請求項３記載の発明によれば、高周波
遮蔽壁は金属配線と同一工程で金属の蒸着によって作成
されることを特徴としている。この場合には、導体で形
成されるので、高周波信号のリークを効果的に減少させ
ることができる。
遮蔽壁は金属配線と同一工程で金属の蒸着によって作成
されることを特徴としている。この場合には、導体で形
成されるので、高周波信号のリークを効果的に減少させ
ることができる。
【００３１】また請求項４記載の発明では、高周波遮蔽
壁は高周波信号の伝搬する配線の周囲を包囲するように
配置されていることを特徴としている。これにより、電
気力線が高周波遮蔽壁により多く収束し、この分だけ半
導体基板への高周波信号のリークを減少させることがで
きる。
壁は高周波信号の伝搬する配線の周囲を包囲するように
配置されていることを特徴としている。これにより、電
気力線が高周波遮蔽壁により多く収束し、この分だけ半
導体基板への高周波信号のリークを減少させることがで
きる。
【００３２】更に請求項５記載の発明によれば、高周波
遮蔽層は、拡散法によって半導体基板中の絶縁層と接触
する所定の領域に形成される抵抗層であるので、半導体
集積回路の製造プロセスの工程数を特に増加することな
く、他の工程と同時に高周波遮蔽層を作成することがで
きる。
遮蔽層は、拡散法によって半導体基板中の絶縁層と接触
する所定の領域に形成される抵抗層であるので、半導体
集積回路の製造プロセスの工程数を特に増加することな
く、他の工程と同時に高周波遮蔽層を作成することがで
きる。
【図１】本発明の一実施例の半導体集積回路におけるボ
ンディングパッドと引き出し部を表わしたウェハの平面
図である。
ンディングパッドと引き出し部を表わしたウェハの平面
図である。
【図２】図１におけるＢ−Ｂ断面図である。
【図３】半導体集積回路の図１および図２で示した部分
の等価回路を示した回路図である。
の等価回路を示した回路図である。
【図４】従来の半導体集積回路におけるボンディングパ
ッドと引き出し部を表わしたウェハの平面図である。
ッドと引き出し部を表わしたウェハの平面図である。
【図５】図４におけるＡ−Ａ断面図である。
【図６】半導体集積回路の図４および図５で示した部分
の等価回路を示した回路図である。
の等価回路を示した回路図である。
２１ （信号配線あるいは電源配線等の）高周波伝達配
線 ２２1 、２２2 グランド配線 ２３ 絶縁膜層 ２４ 抵抗層（高周波遮蔽層） ２５1 、２５2 コンタクト（高周波遮蔽壁） ２７ シリコン基板 ２８ カバー層 Ｃ1 、Ｃ2 容量 Ｒ1 、Ｒ2 抵抗
線 ２２1 、２２2 グランド配線 ２３ 絶縁膜層 ２４ 抵抗層（高周波遮蔽層） ２５1 、２５2 コンタクト（高周波遮蔽壁） ２７ シリコン基板 ２８ カバー層 Ｃ1 、Ｃ2 容量 Ｒ1 、Ｒ2 抵抗
Claims (5)
- 【請求項１】 半導体基板と、 この半導体基板の上に形成された絶縁層と、 この絶縁層の上に配置された各種の金属配線と、 これら金属配線のうち高周波信号の伝搬する配線と隣接
しているグランド配線のその隣接する部位と前記半導体
基板の間の前記絶縁層に分け入るように配置され、かつ
グランド配線と電気的に接続された低抵抗あるいは導体
からなる高周波遮蔽壁とを具備することを特徴とする半
導体集積回路。 - 【請求項２】 半導体基板と、 この半導体基板の上に形成された絶縁層と、 この絶縁層の上に配置された各種の金属配線と、 これら金属配線のうち高周波信号の伝搬する配線と隣接
しているグランド配線のその隣接する部位と前記半導体
基板の間の前記絶縁層に分け入るように配置され、かつ
グランド配線と電気的に接続された低抵抗あるいは導体
からなる高周波遮蔽壁と、 前記半導体基板における前記絶縁層と接触する部位であ
って前記高周波信号の伝搬する配線と対向する領域に形
成されその一部が高周波遮蔽壁と電気的に接触した低抵
抗あるいは導体からなる高周波遮蔽層とを具備すること
を特徴とする半導体集積回路。 - 【請求項３】 前記高周波遮蔽壁は金属配線と同一工程
で金属の蒸着によって作成されることを特徴とする請求
項１または請求項２記載の半導体集積回路。 - 【請求項４】 前記高周波遮蔽壁は前記高周波信号の伝
搬する配線の周囲を包囲するように配置されていること
を特徴とする請求項１または請求項２記載の半導体集積
回路。 - 【請求項５】 前記高周波遮蔽層は、拡散法によって前
記半導体基板中の前記絶縁層と接触する所定の領域に形
成される抵抗層であることを特徴とする請求項２記載の
半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2383995A JP2638544B2 (ja) | 1995-02-13 | 1995-02-13 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2383995A JP2638544B2 (ja) | 1995-02-13 | 1995-02-13 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08222696A JPH08222696A (ja) | 1996-08-30 |
| JP2638544B2 true JP2638544B2 (ja) | 1997-08-06 |
Family
ID=12121574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2383995A Expired - Fee Related JP2638544B2 (ja) | 1995-02-13 | 1995-02-13 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2638544B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007012646A (ja) * | 2005-06-28 | 2007-01-18 | Rohm Co Ltd | 半導体集積回路装置 |
| US20140015091A1 (en) * | 2011-03-25 | 2014-01-16 | Renesas Electronics Corporation | Semiconductor device, method of manufacturing semiconductor device, and soi substrate |
-
1995
- 1995-02-13 JP JP2383995A patent/JP2638544B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08222696A (ja) | 1996-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6549396B2 (en) | Multiple terminal capacitor structure | |
| EP0154998B1 (en) | Improved structure of power supply wirings in semiconductor integrated circuit | |
| US7052939B2 (en) | Structure to reduce signal cross-talk through semiconductor substrate for system on chip applications | |
| US4314268A (en) | Integrated circuit with shielded lead patterns | |
| US5585664A (en) | Semiconductor integrated circuit device | |
| US7227214B2 (en) | Semiconductor device and method of manufacturing the same | |
| US6396123B1 (en) | Semiconductor device provided with on-chip decoupling condenser utilizing CMP dummy patterns | |
| KR100475477B1 (ko) | 인덕턴스 소자 및 반도체 장치 | |
| KR100308872B1 (ko) | 다층 멀티칩 모듈 | |
| WO1998003999A1 (en) | Rf power package with a dual ground | |
| JP2638544B2 (ja) | 半導体集積回路 | |
| JPS61502649A (ja) | 埋込み酸化物アイソレ−シヨンと電源相互接続用低抵抗率基板を備えた集積回路 | |
| KR20090028519A (ko) | 고성능 션트 커패시터를 구비하는 ｒｆ 전력 트랜지스터 디바이스 및 그 방법 | |
| US7015588B2 (en) | Semiconductor device | |
| US5808343A (en) | Input structure for digital integrated circuits | |
| EP0450320A1 (en) | Semiconductor integrated circuit device for high frequency signal processing | |
| JPH10284691A (ja) | 半導体装置、及びノイズフィルター | |
| JP2697547B2 (ja) | 半導体集積回路装置 | |
| US11430743B1 (en) | Transistor with shield system including multilayer shield structure arrangement | |
| JP2880023B2 (ja) | 高周波トランジスタ回路 | |
| JPH0653414A (ja) | マイクロ波集積回路 | |
| JP4357768B2 (ja) | 半導体集積回路 | |
| JP3211756B2 (ja) | 半導体集積回路装置 | |
| JPS62274761A (ja) | 集積回路装置 | |
| JPH10200007A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |