JPS62274761A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPS62274761A JPS62274761A JP11725086A JP11725086A JPS62274761A JP S62274761 A JPS62274761 A JP S62274761A JP 11725086 A JP11725086 A JP 11725086A JP 11725086 A JP11725086 A JP 11725086A JP S62274761 A JPS62274761 A JP S62274761A
- Authority
- JP
- Japan
- Prior art keywords
- block
- wiring
- exclusive
- blocks
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 5
- 238000002955 isolation Methods 0.000 abstract description 5
- 230000003449 preventive effect Effects 0.000 abstract 2
- 230000002265 prevention Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
3、発明の詳細な説明
〔産業上の利用分野〕
本発明は集積回路装置におげろ機能ブロック間のクロス
トーク防止技術に関し、主として、高周波信号を使用す
る回路を有する半導体装置を対象とする。
トーク防止技術に関し、主として、高周波信号を使用す
る回路を有する半導体装置を対象とする。
集積回路装置の高密度化・高集積化に伴って、全体の回
路を構成する機能回路ブロック間での一部電気信号によ
る干渉、いわゆるクロストークが問題になっており、特
に、一方の回路ブロックに高周波信号を使用する回路が
存在するとき、他方の回路ブロックへ影響が生じやすい
。
路を構成する機能回路ブロック間での一部電気信号によ
る干渉、いわゆるクロストークが問題になっており、特
に、一方の回路ブロックに高周波信号を使用する回路が
存在するとき、他方の回路ブロックへ影響が生じやすい
。
高周波電気−信号を使用する集積回路(IC)の一つと
しての自動車無線については、たとえば電子技術出版株
式会社発行のテレビ技術1983年10月号929〜5
0に記載されている。
しての自動車無線については、たとえば電子技術出版株
式会社発行のテレビ技術1983年10月号929〜5
0に記載されている。
本発明者は機能ブロック間のクロストーク対策について
検討した。以下は公知とされた技術ではないが、本発明
者によって検討された技術であり、その概要は次のとお
りである。
検討した。以下は公知とされた技術ではないが、本発明
者によって検討された技術であり、その概要は次のとお
りである。
第4図は一つの半導体基体1上に形成されたバイポーラ
ICの機能ブロックAと機能ブロックBとの間のクロス
トークな防止するために、上記プロックA、Bの動作電
位の1つである接地電位GNDに接続された配線2を設
けた場合のこれまでの一例を示す平面図である。このう
ち、ブロックAKは高周波信号で動作する回路素子(た
とえば分周回路)が設けられ、ブロックBにはたとえば
ノコギリ波発生回路等が設けられる。
ICの機能ブロックAと機能ブロックBとの間のクロス
トークな防止するために、上記プロックA、Bの動作電
位の1つである接地電位GNDに接続された配線2を設
けた場合のこれまでの一例を示す平面図である。このう
ち、ブロックAKは高周波信号で動作する回路素子(た
とえば分周回路)が設けられ、ブロックBにはたとえば
ノコギリ波発生回路等が設けられる。
第5図は第4図のx−x’線に沿う断面図をより具体化
した場合の断面図である。すなわち、ブロックAの一つ
の島領域にはバイポーラnpn)ランジスタQ、が設け
られ、そのエミッタ電極E。
した場合の断面図である。すなわち、ブロックAの一つ
の島領域にはバイポーラnpn)ランジスタQ、が設け
られ、そのエミッタ電極E。
は外部接続端子(配線端子又はパッド)3に接続される
。ブロックBの一つの島領域にはバイポーラnpn)ラ
ンジスタQ!が設げられ、そのエミッタ電極E、は外部
接続端子(配線端子又はパッド)4忙接続されるととも
釦、その一部はクロストーク防止用の配線2に接続され
ている。
。ブロックBの一つの島領域にはバイポーラnpn)ラ
ンジスタQ!が設げられ、そのエミッタ電極E、は外部
接続端子(配線端子又はパッド)4忙接続されるととも
釦、その一部はクロストーク防止用の配線2に接続され
ている。
第6図は第5図に等価の素子の一部を示すものである。
上記したブロックAが100MHz以上の高周波電流を
使用するICである場合、第5図に示されるようにトラ
ンジスタQ、のコレクタ電流の「ゆれ」(高周波分)i
はn型エピタキシャル層5とp基板6との間の接合容量
C1を通してp基板に流れ、アイソレージ菖ンp十層7
を経て、共通のクロストーク防止用配線2に伝わる。配
線2に伝わった電流の「ゆれ」iはブロックB内のトラ
ンジスタQ、のエミッタ電極E、に伝わり、クロストー
クが発生する。このクロストークのため雑音が発生し、
通信障害等の原因となる。この現象は第4図で示すよう
に配線2がブロックBの接地電位を供給するパッド4に
接続しているために発生することがわかった。
使用するICである場合、第5図に示されるようにトラ
ンジスタQ、のコレクタ電流の「ゆれ」(高周波分)i
はn型エピタキシャル層5とp基板6との間の接合容量
C1を通してp基板に流れ、アイソレージ菖ンp十層7
を経て、共通のクロストーク防止用配線2に伝わる。配
線2に伝わった電流の「ゆれ」iはブロックB内のトラ
ンジスタQ、のエミッタ電極E、に伝わり、クロストー
クが発生する。このクロストークのため雑音が発生し、
通信障害等の原因となる。この現象は第4図で示すよう
に配線2がブロックBの接地電位を供給するパッド4に
接続しているために発生することがわかった。
本発明は上記したような問題を解消するためになされた
ものであって、その目的とするところは、半導体装置に
おけるブロック間のクロストークを効果的に防止できる
技術を提供することにある。
ものであって、その目的とするところは、半導体装置に
おけるブロック間のクロストークを効果的に防止できる
技術を提供することにある。
本発明の前記ならびkそのほかの目的と新規な特徴は本
明細書の記述及び添付図面からあきらかになろう。
明細書の記述及び添付図面からあきらかになろう。
本願において開示される発明のうち代表的なものの概要
を簡単に述べれば下記のとおりである、すなわち、基体
上にいくつかの回路ブロック(A−B)を有するICに
おいて、各ブロックごとに回路素子に接続された動作電
位の1つであるGND(接続電極)配線とパッド(配線
端子)とを有するとともK、一つのブロック(A)と他
の一つのブロック(B)の間にクロストーク防止用の固
定電位(たとえば接地電位)を与える専用の配線とパッ
ドを設ける。
を簡単に述べれば下記のとおりである、すなわち、基体
上にいくつかの回路ブロック(A−B)を有するICに
おいて、各ブロックごとに回路素子に接続された動作電
位の1つであるGND(接続電極)配線とパッド(配線
端子)とを有するとともK、一つのブロック(A)と他
の一つのブロック(B)の間にクロストーク防止用の固
定電位(たとえば接地電位)を与える専用の配線とパッ
ドを設ける。
上記した手段によれば、一方のブロック(A)で発生し
た高周波信号(たとえば電流のゆれ)はブロック(A)
(B)間に設けられた専用の固定電位配線(GNP配線
)を通じて専用のパッドに伝ワリ、各ブロック間でのク
ロストロークを防止でき前記目的を達成するものである
。
た高周波信号(たとえば電流のゆれ)はブロック(A)
(B)間に設けられた専用の固定電位配線(GNP配線
)を通じて専用のパッドに伝ワリ、各ブロック間でのク
ロストロークを防止でき前記目的を達成するものである
。
第1図は本発明の一実施例を示すものであって、一つの
基体上に形成されたブロックAとブロックBとの間にク
ロストーク防止専用の固定電位配線(GND配線)及び
パッドを設けた集積回路装置の概略平面図である。
基体上に形成されたブロックAとブロックBとの間にク
ロストーク防止専用の固定電位配線(GND配線)及び
パッドを設けた集積回路装置の概略平面図である。
同図に示すように、各ブロック(A、B)にはそれぞれ
に各回路ブロックに動作電位を供給するGND配線又は
回路へ接続する配線が設けられ、それぞれにパッド(又
はピン)3.4が接続される。2はクロストーク防止用
の専用の配線でその一部は基板IKコンタクトし、専用
のパッド8に接続されている。
に各回路ブロックに動作電位を供給するGND配線又は
回路へ接続する配線が設けられ、それぞれにパッド(又
はピン)3.4が接続される。2はクロストーク防止用
の専用の配線でその一部は基板IKコンタクトし、専用
のパッド8に接続されている。
第2図は第1図に対応し、これを具体化した断面図であ
る。Q、はブロックA内に設けられた高周波トランジス
タであって、そのエミッタ電極EIは外端子(パッド)
3に接続される。Q2はブロックB内に設けられたトラ
ンジスタであってそのエミッタ電極E、は外端子(パッ
ド)4VC,接続される。上記外端子3.4は絶縁膜上
にあって基板からは電気的に接続されていない状態とす
ることが好ましい。
る。Q、はブロックA内に設けられた高周波トランジス
タであって、そのエミッタ電極EIは外端子(パッド)
3に接続される。Q2はブロックB内に設けられたトラ
ンジスタであってそのエミッタ電極E、は外端子(パッ
ド)4VC,接続される。上記外端子3.4は絶縁膜上
にあって基板からは電気的に接続されていない状態とす
ることが好ましい。
クロストーク防止用配線2はアイソレージ3ンp層7を
通じて基板に接続され、ブロックA、BのいずれKも電
気的に分離された専用の外端子(パッド)8に接続され
る。
通じて基板に接続され、ブロックA、BのいずれKも電
気的に分離された専用の外端子(パッド)8に接続され
る。
上記のようなりロストーク防止専用のGND配線2.端
子8を設けることにより、たとえばブロックAで高周波
電気信号のゆれ(i)が基板にもれた場合忙も、第2図
に点線で示すように専用のGND配線を通じて専用のパ
ッド8につたわり、ブロックB−・の影響を防止できる
。
子8を設けることにより、たとえばブロックAで高周波
電気信号のゆれ(i)が基板にもれた場合忙も、第2図
に点線で示すように専用のGND配線を通じて専用のパ
ッド8につたわり、ブロックB−・の影響を防止できる
。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
たとえばブロックA、ブロックBにおいて、トランジス
タQ、、Q、から取り出す配線はGNDに接続しておい
てもよく、又はのぞましくは絶縁膜を介して電気的に浮
かせておくことがよい。
タQ、、Q、から取り出す配線はGNDに接続しておい
てもよく、又はのぞましくは絶縁膜を介して電気的に浮
かせておくことがよい。
クロストーク防止用の配線はブロックA、Bの間でアイ
ソレーションp+層にオーミックコンタクトすることK
なるが、このコンタクト面積はできるだけ広くとること
がのぞましい。第3図は配線のほとんど全面をコンタク
ト部9とした場合の例を示す平面図である。同図ではブ
ロックA、Bの各トランジスタ(Q+ 、Q! )
を−そう具体的に示しである。
ソレーションp+層にオーミックコンタクトすることK
なるが、このコンタクト面積はできるだけ広くとること
がのぞましい。第3図は配線のほとんど全面をコンタク
ト部9とした場合の例を示す平面図である。同図ではブ
ロックA、Bの各トランジスタ(Q+ 、Q! )
を−そう具体的に示しである。
(発明の効果〕
本願において開示される発明のうち代表的なものKよっ
て得られる効果を簡単忙説明すれば下記のとおりである
。
て得られる効果を簡単忙説明すれば下記のとおりである
。
すなわち、ブロック間のクロストークを防止でき、信頼
性の高い高周波ICが実現できる。
性の高い高周波ICが実現できる。
第1図は本発明の一実施例を示すICチップの概略平面
図である。 第2図は第1図を具体化したチップの一部断面図である
。 第3図は本発明の変形実施例を示すチップの一部平面図
である。 第4図は従来例の一つを示すICの概略平面図である。 第5図は第4図を具体化した一部断面である。 第6図は第5図の一部等価回路図である。 1・・・基体、2・・・クロストーク用FjiJI、3
.4・・・外端子(パッド)、5・・・エピタキシャル
層、6・・・p−基板、7・・・アイソレーション、8
・・・外端子、9・・・コンタクト部。 第 1 図 第 2 図 σ 0/ 第 3 図 第 6 図 第 4 図 第 5 図
図である。 第2図は第1図を具体化したチップの一部断面図である
。 第3図は本発明の変形実施例を示すチップの一部平面図
である。 第4図は従来例の一つを示すICの概略平面図である。 第5図は第4図を具体化した一部断面である。 第6図は第5図の一部等価回路図である。 1・・・基体、2・・・クロストーク用FjiJI、3
.4・・・外端子(パッド)、5・・・エピタキシャル
層、6・・・p−基板、7・・・アイソレーション、8
・・・外端子、9・・・コンタクト部。 第 1 図 第 2 図 σ 0/ 第 3 図 第 6 図 第 4 図 第 5 図
Claims (1)
- 【特許請求の範囲】 1、基体の主面上に互いに電気的に分離された所定の動
作電位で動作する複数の回路ブロックと、前記複数の回
路ブロックごとに接続された前記各回路ブロックに動作
電位を供給する配線とこの配線に連らなる配線端子と、
前記複数の回路ブロックの中の1つの回路ブロックと前
記1つ以外の回路ブロックとの間に上記基板に電気的に
接続された固定電位を有する専用の配線とそれに連らな
る配線端子とを、有することを特徴とする集積回路装置
。 2、上記一つの回路ブロックは高周波信号を処理するこ
とを特徴とする、特許請求の範囲第1項に記載の集積回
路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11725086A JPS62274761A (ja) | 1986-05-23 | 1986-05-23 | 集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11725086A JPS62274761A (ja) | 1986-05-23 | 1986-05-23 | 集積回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62274761A true JPS62274761A (ja) | 1987-11-28 |
Family
ID=14707109
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11725086A Pending JPS62274761A (ja) | 1986-05-23 | 1986-05-23 | 集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62274761A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0661420A (ja) * | 1992-08-05 | 1994-03-04 | Nec Ic Microcomput Syst Ltd | 半導体装置 |
JPH0661429A (ja) * | 1992-08-05 | 1994-03-04 | Nec Corp | 半導体駆動装置 |
JP2010232288A (ja) * | 2009-03-26 | 2010-10-14 | Oki Semiconductor Co Ltd | 半導体集積チップ |
-
1986
- 1986-05-23 JP JP11725086A patent/JPS62274761A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0661420A (ja) * | 1992-08-05 | 1994-03-04 | Nec Ic Microcomput Syst Ltd | 半導体装置 |
JPH0661429A (ja) * | 1992-08-05 | 1994-03-04 | Nec Corp | 半導体駆動装置 |
JP2010232288A (ja) * | 2009-03-26 | 2010-10-14 | Oki Semiconductor Co Ltd | 半導体集積チップ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6967392B2 (en) | Seal ring structure for radio frequency integrated circuits | |
JP3075892B2 (ja) | 半導体装置 | |
US4314268A (en) | Integrated circuit with shielded lead patterns | |
JP2002110905A5 (ja) | ||
JPH0151065B2 (ja) | ||
KR940012602A (ko) | 반도체 장치 | |
US5821587A (en) | Field effect transistors provided with ESD circuit | |
JPS62274761A (ja) | 集積回路装置 | |
JP2000277621A (ja) | 半導体装置 | |
US7015588B2 (en) | Semiconductor device | |
US5148249A (en) | Semiconductor protection device | |
US5554881A (en) | Constitution of an electrode arrangement in a semiconductor element | |
JP3211871B2 (ja) | 入出力保護回路 | |
JPH04349640A (ja) | アナログ・デジタル混在集積回路装置実装体 | |
JP2638544B2 (ja) | 半導体集積回路 | |
JPH0639454Y2 (ja) | 半導体集積回路 | |
JPS59154056A (ja) | 半導体装置 | |
JP2723724B2 (ja) | 半導体装置 | |
JP2778235B2 (ja) | 半導体装置 | |
JP3186300B2 (ja) | 半導体装置 | |
JP3108125B2 (ja) | 半導体集積回路 | |
JPS62274764A (ja) | 集積回路装置 | |
JP3302810B2 (ja) | 半導体装置 | |
JPH0629466A (ja) | 半導体集積回路 | |
JPS6153756A (ja) | 半導体装置 |