JP2723724B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2723724B2 JP2723724B2 JP29535891A JP29535891A JP2723724B2 JP 2723724 B2 JP2723724 B2 JP 2723724B2 JP 29535891 A JP29535891 A JP 29535891A JP 29535891 A JP29535891 A JP 29535891A JP 2723724 B2 JP2723724 B2 JP 2723724B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- base
- type
- emitter
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
ベースオープンのＣ（コレクタ）−Ｅ（エミッタ）ダイ
オードとして使用するＮＰＮトランジスタに関する。
ベースオープンのＣ（コレクタ）−Ｅ（エミッタ）ダイ
オードとして使用するＮＰＮトランジスタに関する。
【０００２】
【従来の技術】従来の半導体装置は、図２に示すよう
に、低濃度のＮ型エピタキシャル層１に設けたＰ型のベ
ース領域２と、ベース領域２に設けた高濃度Ｎ型のエミ
ッタ領域３と、エミッタ領域３以外のＮ型エピタキシャ
ル層１に設けた高濃度Ｎ型のコレクタ引出領域４と、こ
れらの領域を含む表面に設けた絶縁膜５と、エミッタ領
域３上の絶縁膜５に設けたコンタクトホールを介してエ
ミッタ領域３に接続するＮ型多結晶シリコン層からなる
電極１１と、コレクタ引出領域４上の絶縁膜５に設けた
コンタクトホールを含む表面に金属層を堆積してパター
ニングし、コレクタ引出領域４に接続するコレクタ電極
８と、電極１１と接続するエミッタ電極９と、信号配線
１０を形成する。ここで、信号配線１０はベース領域２
の上に配置されている。
に、低濃度のＮ型エピタキシャル層１に設けたＰ型のベ
ース領域２と、ベース領域２に設けた高濃度Ｎ型のエミ
ッタ領域３と、エミッタ領域３以外のＮ型エピタキシャ
ル層１に設けた高濃度Ｎ型のコレクタ引出領域４と、こ
れらの領域を含む表面に設けた絶縁膜５と、エミッタ領
域３上の絶縁膜５に設けたコンタクトホールを介してエ
ミッタ領域３に接続するＮ型多結晶シリコン層からなる
電極１１と、コレクタ引出領域４上の絶縁膜５に設けた
コンタクトホールを含む表面に金属層を堆積してパター
ニングし、コレクタ引出領域４に接続するコレクタ電極
８と、電極１１と接続するエミッタ電極９と、信号配線
１０を形成する。ここで、信号配線１０はベース領域２
の上に配置されている。
【０００３】
【発明が解決しようとする課題】この従来の半導体装置
では、Ｃ−Ｅダイオードとして動作させるときにベース
領域がその近傍に設けた信号配線からの不要な信号の影
響を受け、ベース領域に不要な電位が誘起してＮＰＮト
ランジスタとしての動作をするため、回路の誤差を引き
起すという問題点があった。
では、Ｃ−Ｅダイオードとして動作させるときにベース
領域がその近傍に設けた信号配線からの不要な信号の影
響を受け、ベース領域に不要な電位が誘起してＮＰＮト
ランジスタとしての動作をするため、回路の誤差を引き
起すという問題点があった。
【０００４】
【課題を解決するための手段】本発明の半導体装置は、
コレクタ領域となる低濃度のＮ型半導体層と、この低濃
度のＮ型半導体層に設けたＰ型のベース領域と、このベ
ース領域内に設けた高濃度Ｎ型のエミッタ領域と、この
エミッタ領域を含む表面に設けた絶縁膜の上に設けて前
記エミッタ領域と電気的に接続し且つ前記ベース領域の
上方全域を被覆した導電層と、この導電層上に層間絶縁
膜を介して設けた信号配線とを有し、前記コレクタ領域
と前記導電層とのみから外部に接続してベースオープン
のダイオードとしたとを特徴とする。
コレクタ領域となる低濃度のＮ型半導体層と、この低濃
度のＮ型半導体層に設けたＰ型のベース領域と、このベ
ース領域内に設けた高濃度Ｎ型のエミッタ領域と、この
エミッタ領域を含む表面に設けた絶縁膜の上に設けて前
記エミッタ領域と電気的に接続し且つ前記ベース領域の
上方全域を被覆した導電層と、この導電層上に層間絶縁
膜を介して設けた信号配線とを有し、前記コレクタ領域
と前記導電層とのみから外部に接続してベースオープン
のダイオードとしたとを特徴とする。
【０００５】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００６】図１は本発明の一実施例を示す半導体チッ
プの断面図である。
プの断面図である。
【０００７】図１に示すように、Ｐ型シリコン基板（図
示せず）上に設けて島状に分離した低濃度のＮ型エピタ
キシャル層１の表面に選択的にＰ型不純物を拡散してベ
ース領域２を設け、ベース領域２及びベース領域２以外
のＮ型エピタキシャル層１のそれぞれの表面に選択的に
高濃度のＮ型不純物を拡散してエミッタ領域３及びコレ
クタ引出領域４を形成する。次に、エミッタ領域３を含
む表面に設けた絶縁膜５のエミッタ領域３上にコンタク
トホールを設け、コンタクトホールを含む表面にＮ型不
純物を含む多結晶シリコン層を堆積してパターニング
し、エミッタ領域３に接続してベース領域２の上面全域
を被覆する静電遮蔽用の導電層６を形成し、導電層６の
上に層間絶縁膜７を設ける。次に、コレクタ引出領域４
の上の絶縁膜５及び導電層６の上の層間絶縁膜７のそれ
ぞれにコンタクトホールを設け、アルミニウム層等の金
属層を堆積してパターニングし、コレクタ引出領域４と
接続するコレクタ電極８，導電層６と接続するエミッタ
電極９及び信号配線１０のそれぞれを形成する。
示せず）上に設けて島状に分離した低濃度のＮ型エピタ
キシャル層１の表面に選択的にＰ型不純物を拡散してベ
ース領域２を設け、ベース領域２及びベース領域２以外
のＮ型エピタキシャル層１のそれぞれの表面に選択的に
高濃度のＮ型不純物を拡散してエミッタ領域３及びコレ
クタ引出領域４を形成する。次に、エミッタ領域３を含
む表面に設けた絶縁膜５のエミッタ領域３上にコンタク
トホールを設け、コンタクトホールを含む表面にＮ型不
純物を含む多結晶シリコン層を堆積してパターニング
し、エミッタ領域３に接続してベース領域２の上面全域
を被覆する静電遮蔽用の導電層６を形成し、導電層６の
上に層間絶縁膜７を設ける。次に、コレクタ引出領域４
の上の絶縁膜５及び導電層６の上の層間絶縁膜７のそれ
ぞれにコンタクトホールを設け、アルミニウム層等の金
属層を堆積してパターニングし、コレクタ引出領域４と
接続するコレクタ電極８，導電層６と接続するエミッタ
電極９及び信号配線１０のそれぞれを形成する。
【０００８】ここで、ベース領域２の近傍を通る信号配
線１０からの信号によりベース領域２の電位が変動する
ことを抑制し、ベースオープンのＣ（コレクタ）−Ｅ
（エミッタ）ダイオードとして使用する場合のＮＰＮト
ランジスタ動作を防止することが出来る。
線１０からの信号によりベース領域２の電位が変動する
ことを抑制し、ベースオープンのＣ（コレクタ）−Ｅ
（エミッタ）ダイオードとして使用する場合のＮＰＮト
ランジスタ動作を防止することが出来る。
【０００９】
【発明の効果】以上説明した様に本判明は、ベース領域
と信号配線との間にエミッタ領域に接続した導電層を設
けることにより、ＮＰＮトランジスタをベースオープン
のＣ−Ｅダイオードとして使用する場合のベース領域と
信号配線との相互干渉を遮蔽してＮＰＮトランジスタ動
作を抑制し、Ｃ−Ｅダイオードとしての動作を安定化す
ることができる。
と信号配線との間にエミッタ領域に接続した導電層を設
けることにより、ＮＰＮトランジスタをベースオープン
のＣ−Ｅダイオードとして使用する場合のベース領域と
信号配線との相互干渉を遮蔽してＮＰＮトランジスタ動
作を抑制し、Ｃ−Ｅダイオードとしての動作を安定化す
ることができる。
【図１】本発明の一実施例を示す半導体チップの断面
図。
図。
【図２】従来の半導体装置の一例を示す半導体チップの
断面図。
断面図。
１ Ｎ型エピタキシャル層 ２ ベース領域 ３ エミッタ領域 ４ コレクタ領域 ５ 絶縁膜 ６ 導電層 ７ 層間絶縁膜 ８ コレクタ電極 ９ エミッタ電極 １０ 信号配線 １１ 電極
Claims (1)
- 【請求項１】 コレクタ領域となる低濃度のＮ型半導体
層と、この低濃度のＮ型半導体層に設けたＰ型のベース
領域と、このベース領域内に設けた高濃度Ｎ型のエミッ
タ領域と、このエミッタ領域を含む表面に設けた絶縁膜
の上に設けて前記エミッタ領域と電気的に接続し且つ前
記ベース領域の上方全域を被覆した導電層と、この導電
層上に層間絶縁膜を介して設けた信号配線とを有し、前
記コレクタ領域と前記導電層とのみから外部に接続して
ベースオープンのダイオードとしたことを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29535891A JP2723724B2 (ja) | 1991-11-12 | 1991-11-12 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29535891A JP2723724B2 (ja) | 1991-11-12 | 1991-11-12 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05136434A JPH05136434A (ja) | 1993-06-01 |
| JP2723724B2 true JP2723724B2 (ja) | 1998-03-09 |
Family
ID=17819589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29535891A Expired - Fee Related JP2723724B2 (ja) | 1991-11-12 | 1991-11-12 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2723724B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3366919B2 (ja) * | 1997-06-27 | 2003-01-14 | エヌイーシー化合物デバイス株式会社 | 半導体装置 |
-
1991
- 1991-11-12 JP JP29535891A patent/JP2723724B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05136434A (ja) | 1993-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4314268A (en) | Integrated circuit with shielded lead patterns | |
| US4160989A (en) | Integrated circuit having complementary bipolar transistors | |
| JP2723724B2 (ja) | 半導体装置 | |
| US4782378A (en) | Transistor having integrated stabilizing resistor and method of making thereof | |
| KR100195249B1 (ko) | 반도체 칩상의 신호선 차폐방법 | |
| GB1204805A (en) | Semiconductor device | |
| JP3006795B2 (ja) | 半導体装置 | |
| JPS5812343A (ja) | 半導体装置 | |
| JP2518880B2 (ja) | 半導体装置 | |
| JPH088263B2 (ja) | 抵抗内蔵型トランジスタ | |
| JPS62274761A (ja) | 集積回路装置 | |
| JPH0654794B2 (ja) | 半導体集積回路 | |
| JPH0779137B2 (ja) | 半導体装置 | |
| JP2538384B2 (ja) | 半導体集積回路 | |
| JPH06209093A (ja) | 半導体集積回路 | |
| KR930007586Y1 (ko) | 타이타늄 실리사이드를 이용한 다층 금속층 구조 | |
| JPH05347356A (ja) | 半導体集積回路 | |
| JPH06163562A (ja) | 縦型ｐｎｐトランジスタ | |
| JPS5972166A (ja) | モノリシツク半導体集積回路デバイス用複数導体層構造 | |
| JPH07312428A (ja) | ツェナーダイオード | |
| JPH0529553A (ja) | 半導体装置 | |
| JPH05326844A (ja) | 半導体集積回路 | |
| JPH05235394A (ja) | フォトトランジスタ | |
| JPS5931051A (ja) | 高耐圧半導体装置 | |
| JPS6317552A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971021 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |