JPS6317552A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS6317552A JPS6317552A JP16284186A JP16284186A JPS6317552A JP S6317552 A JPS6317552 A JP S6317552A JP 16284186 A JP16284186 A JP 16284186A JP 16284186 A JP16284186 A JP 16284186A JP S6317552 A JPS6317552 A JP S6317552A
- Authority
- JP
- Japan
- Prior art keywords
- section
- layer
- collector
- buried
- diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 238000009792 diffusion process Methods 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000002955 isolation Methods 0.000 claims abstract description 9
- 238000000926 separation method Methods 0.000 claims description 6
- 230000003071 parasitic effect Effects 0.000 abstract description 9
- 230000000694 effects Effects 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 3
- 230000015556 catabolic process Effects 0.000 abstract 4
- 238000001259 photo etching Methods 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Landscapes
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、一導電形の半導体基板上に積層された他導電
形のエピタキシャル層を貫通して基板に達する一導電形
の分離層によって分離された領域に横方向バイポーラト
ランジスタが構成される半１．導体集積回路に関する。
形のエピタキシャル層を貫通して基板に達する一導電形
の分離層によって分離された領域に横方向バイポーラト
ランジスタが構成される半１．導体集積回路に関する。
第２図はＰ形シリコン基板１の上にＮ゛埋込層面からの
拡散による部分４２からＰ゛分離層４を形成し、分離さ
れた領域にＰ形エミッタ領域５を囲んでＰ形コレクタ領
域６を設けて、ＰＮＰトランジスタを形成した半導体集
積回路の一部を示す。 エミッタ領域５．コレクター領域６．ベース領域３およ
び分離層４には、それぞれ表面酸化膜７の開口部で接触
する電極を介してエミッタ端子Ｅ、コレクタ端子Ｃ，ベ
ース端子Ｂおよび接地端子Ｇが接続される。しかしこの
場合、第３図に等価回路で示すように、エミッタ領域５
およびベース領域３と２４分離層４およびＰ形基板ｌを
コレクタとする寄生ＰＮＰ ｌ−ランジスタ３２がエミ
ッタ領域５゜ベース領域３．コレクタ領域６からなる本
来のＰＮＰ）ランジスタ３１のほかに形成され、主トラ
ンジスタ３１の性能を著しく損なわれた。この対策とし
て、第３図に太線で示す耐圧部分１０の幅、特に基板１
との境界部のＩｔｌ １を狭くすればよいが、このこと
は主トランジスタ３１のコレクタ・アース間の耐圧を低
くすることになる欠点を有する。 さらに、第２図と共通部分に同一の７）号を付した第４
図に示すようにベース領域３にＮ′″カラー拡散ｒＩＪ
８を形成してコレクタ領域６を囲み、ベースと分ＷＢＳ
Ｉ域４との間にコレクタ抵抗１１を入れて寄生ＰＮＰ
トランジスタ３２の効果を減少させる対策が提案されて
いる。しかしながら、カラー拡散層８を作成するための
ホトエツチング、熱拡散を行う必要があり、工程数が増
加し、複雑になる欠点がある。さらにカラー拡散層８の
分だけ素子面積が増加する欠点を併せもっている。
拡散による部分４２からＰ゛分離層４を形成し、分離さ
れた領域にＰ形エミッタ領域５を囲んでＰ形コレクタ領
域６を設けて、ＰＮＰトランジスタを形成した半導体集
積回路の一部を示す。 エミッタ領域５．コレクター領域６．ベース領域３およ
び分離層４には、それぞれ表面酸化膜７の開口部で接触
する電極を介してエミッタ端子Ｅ、コレクタ端子Ｃ，ベ
ース端子Ｂおよび接地端子Ｇが接続される。しかしこの
場合、第３図に等価回路で示すように、エミッタ領域５
およびベース領域３と２４分離層４およびＰ形基板ｌを
コレクタとする寄生ＰＮＰ ｌ−ランジスタ３２がエミ
ッタ領域５゜ベース領域３．コレクタ領域６からなる本
来のＰＮＰ）ランジスタ３１のほかに形成され、主トラ
ンジスタ３１の性能を著しく損なわれた。この対策とし
て、第３図に太線で示す耐圧部分１０の幅、特に基板１
との境界部のＩｔｌ １を狭くすればよいが、このこと
は主トランジスタ３１のコレクタ・アース間の耐圧を低
くすることになる欠点を有する。 さらに、第２図と共通部分に同一の７）号を付した第４
図に示すようにベース領域３にＮ′″カラー拡散ｒＩＪ
８を形成してコレクタ領域６を囲み、ベースと分ＷＢＳ
Ｉ域４との間にコレクタ抵抗１１を入れて寄生ＰＮＰ
トランジスタ３２の効果を減少させる対策が提案されて
いる。しかしながら、カラー拡散層８を作成するための
ホトエツチング、熱拡散を行う必要があり、工程数が増
加し、複雑になる欠点がある。さらにカラー拡散層８の
分だけ素子面積が増加する欠点を併せもっている。
本発明は、上記の欠点を除き、分離層によって分離され
た領域に構成される横方向バイポーラトランジスタに対
する寄生トランジスタ効果をコレクタ・アース間の耐圧
の低下あるいは工程数の増加を避けて減少させることが
できる半導体集積回路を提供することを目的とする。
た領域に構成される横方向バイポーラトランジスタに対
する寄生トランジスタ効果をコレクタ・アース間の耐圧
の低下あるいは工程数の増加を避けて減少させることが
できる半導体集積回路を提供することを目的とする。
本発明は、一導電形の基板と他導電形のエピタキシャル
層の間に埋込まれる他導電形の埋込層がエピタキシャル
層中のエミッタ領域を囲んでコレクタ領域の外周の下よ
りも外に延在しており、エピタキシャル層を貫通する分
ＲＪ１のうちエピタキシャル層表面よりの不純物拡散で
形成された部分の基板面方向の幅が基板とエピタキシャ
ル層の界面に埋込まれた部分の基板面方向の幅より広く
されるもので、これによりカラー拡散層を設けることな
しにコレクタ領域と分離層との間に分離層の表面よりの
拡散部分と基板との間に挾まれたコレクタ抵抗が生し、
寄生効果を減殺することができ、上記の目的が達成され
る。
層の間に埋込まれる他導電形の埋込層がエピタキシャル
層中のエミッタ領域を囲んでコレクタ領域の外周の下よ
りも外に延在しており、エピタキシャル層を貫通する分
ＲＪ１のうちエピタキシャル層表面よりの不純物拡散で
形成された部分の基板面方向の幅が基板とエピタキシャ
ル層の界面に埋込まれた部分の基板面方向の幅より広く
されるもので、これによりカラー拡散層を設けることな
しにコレクタ領域と分離層との間に分離層の表面よりの
拡散部分と基板との間に挾まれたコレクタ抵抗が生し、
寄生効果を減殺することができ、上記の目的が達成され
る。
第１図は本発明の一実施例を示し、第２図、第４図と共
通の部分には同一の符号が付されている。 第２図の集積回路と異なる点は、埋込層２がベース電極
の設けられる側でない方でもコレクタ領域６の下より幅
１１だけ外側まで延在しており、また分離層４の表面か
らの拡散による部分４２の方が基板ｌとエピタキシャル
Ｎ２の界面に埋込まれた部分４１より幅が広くなってい
ることである。この結果、狭くされない幅ｌの耐圧部分
の上の分離層部分４２との間にコレクタ抵抗１１が生じ
、コレクタ・アース間耐圧が下がることな（、寄生ＰＮ
Ｐトランジスタ効果を減少させることができる。 このような集積回路の横方向トランジスタ部は第５図ｆ
ａｌ〜ｔｅｌに示すような工程で作成できる。Ｐ形シリ
コン基板１ （図ａ）の表面を酸化して酸化膜２１を形
成し （図ｂ）、ホトエツチングにより窓２２を形成す
る （図ｃ）０次いでこの窓を通じてアンチモンを拡散
してＮ″Ｎ２を形成し （図ｄ）、表面の酸化膜２１に
ホトエツチングで小さい窓２３を形成する （図ｅ）、
この窓２３を通じてほう素を拡散しＰ″Ｎ４１を形成し
く図ｆ）、表面の酸化膜２１を除去してエピタキシャル
Ｎ３を積層する （図ｇ）。 次に表面を酸化して酸化膜７を形成しく図ｈ）、ホトエ
ツチングにより窓２４を開け （図ｉ）、はう素の拡散
によりＰ゛層４１とつながるＰ゛拡散層４２を形成する
（図ｊ）、つづいて表面の酸化膜７にホトエツチング
により窓２５とそれを囲む窓２６を開け （図ｋ）、は
う素の拡散によりエミッタ領域５．コレクタ領域６を形
成（図１）、さらに酸化膜７のホトエツチングとアルミ
ニウム蒸着、パターニングとにより端子Ｅ、Ｃ，Ｂ、Ｇ
と接続される電極を形成する。このような工程は第２図
に示した従来の横方向トランジスタ部の作成と全く同一
であり、異なる点は、第５図（Ｃ１の窓２２を大きくす
ること、第５図１ｅｔの窓２３を小さくすることおよび
第５図１ｅｔの窓２４を大きくすることだけで、いずれ
もホトマスクを変更するのみで工程数の増加はない。 【発明の効果］ 本発明によれば、分離層の表面よりの拡散部分を広げ、
その下のエピタキシャル層に狭い抵抗部分を形成するこ
とにより、寄生トランジスタのコレクタ抵抗を大きくし
て寄生効果を減殺することができ、工程の複雑化、増加
なく、性能の低下もなく、また素子面積の増大も少なく
て横方向バイポーラトランジスタを集積できるので得ら
れる効果は極めて大きい。
通の部分には同一の符号が付されている。 第２図の集積回路と異なる点は、埋込層２がベース電極
の設けられる側でない方でもコレクタ領域６の下より幅
１１だけ外側まで延在しており、また分離層４の表面か
らの拡散による部分４２の方が基板ｌとエピタキシャル
Ｎ２の界面に埋込まれた部分４１より幅が広くなってい
ることである。この結果、狭くされない幅ｌの耐圧部分
の上の分離層部分４２との間にコレクタ抵抗１１が生じ
、コレクタ・アース間耐圧が下がることな（、寄生ＰＮ
Ｐトランジスタ効果を減少させることができる。 このような集積回路の横方向トランジスタ部は第５図ｆ
ａｌ〜ｔｅｌに示すような工程で作成できる。Ｐ形シリ
コン基板１ （図ａ）の表面を酸化して酸化膜２１を形
成し （図ｂ）、ホトエツチングにより窓２２を形成す
る （図ｃ）０次いでこの窓を通じてアンチモンを拡散
してＮ″Ｎ２を形成し （図ｄ）、表面の酸化膜２１に
ホトエツチングで小さい窓２３を形成する （図ｅ）、
この窓２３を通じてほう素を拡散しＰ″Ｎ４１を形成し
く図ｆ）、表面の酸化膜２１を除去してエピタキシャル
Ｎ３を積層する （図ｇ）。 次に表面を酸化して酸化膜７を形成しく図ｈ）、ホトエ
ツチングにより窓２４を開け （図ｉ）、はう素の拡散
によりＰ゛層４１とつながるＰ゛拡散層４２を形成する
（図ｊ）、つづいて表面の酸化膜７にホトエツチング
により窓２５とそれを囲む窓２６を開け （図ｋ）、は
う素の拡散によりエミッタ領域５．コレクタ領域６を形
成（図１）、さらに酸化膜７のホトエツチングとアルミ
ニウム蒸着、パターニングとにより端子Ｅ、Ｃ，Ｂ、Ｇ
と接続される電極を形成する。このような工程は第２図
に示した従来の横方向トランジスタ部の作成と全く同一
であり、異なる点は、第５図（Ｃ１の窓２２を大きくす
ること、第５図１ｅｔの窓２３を小さくすることおよび
第５図１ｅｔの窓２４を大きくすることだけで、いずれ
もホトマスクを変更するのみで工程数の増加はない。 【発明の効果］ 本発明によれば、分離層の表面よりの拡散部分を広げ、
その下のエピタキシャル層に狭い抵抗部分を形成するこ
とにより、寄生トランジスタのコレクタ抵抗を大きくし
て寄生効果を減殺することができ、工程の複雑化、増加
なく、性能の低下もなく、また素子面積の増大も少なく
て横方向バイポーラトランジスタを集積できるので得ら
れる効果は極めて大きい。
第１図は本発明の一実施例の断面図、第２図は従来例の
断面図、第３図はその等価回路図、第４図は従来の改良
例の断面図、第５図は本発明の一実施例の製造工程を順
次示す断面図である。 １：Ｐ形シリコン基板、２：Ｎ０埋込層、３：Ｎ形エピ
タキシャル層、４：分離層、５：エミッ第１図 第２図 第３図 第４図 第５ 一９ζｌ；
断面図、第３図はその等価回路図、第４図は従来の改良
例の断面図、第５図は本発明の一実施例の製造工程を順
次示す断面図である。 １：Ｐ形シリコン基板、２：Ｎ０埋込層、３：Ｎ形エピ
タキシャル層、４：分離層、５：エミッ第１図 第２図 第３図 第４図 第５ 一９ζｌ；
Claims (1)
- １）一導電形の半導体基板上に他導電形の埋込層を介し
て積層された他導電形のエピタキシャル層を貫通する一
導電形分離層が基板とエピタキシャル層の界面に埋込ま
れた埋込部分と表面よりの不純物拡散で形成された拡散
部分とよりなり、分離層により分離された領域にエミッ
タ領域を囲んでコレクタ領域が形成されるものにおいて
、埋込層がコレクタ領域の外周の下よりも外に延在して
おり、分離層の拡散部分が埋込部分より基板面方向の幅
が広いことを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16284186A JPS6317552A (ja) | 1986-07-10 | 1986-07-10 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16284186A JPS6317552A (ja) | 1986-07-10 | 1986-07-10 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6317552A true JPS6317552A (ja) | 1988-01-25 |
Family
ID=15762261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16284186A Pending JPS6317552A (ja) | 1986-07-10 | 1986-07-10 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6317552A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007151379A (ja) * | 2005-10-26 | 2007-06-14 | Toshiba Corp | 回転電機 |
-
1986
- 1986-07-10 JP JP16284186A patent/JPS6317552A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007151379A (ja) * | 2005-10-26 | 2007-06-14 | Toshiba Corp | 回転電機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4323913A (en) | Integrated semiconductor circuit arrangement | |
| JP2021141175A (ja) | 半導体装置 | |
| KR100684676B1 (ko) | 반도체 집적 회로 장치 | |
| US4443808A (en) | Semiconductor device | |
| JPH08115981A (ja) | バイポーラトランジスタ，バイポーラトランジスタを有する半導体装置およびその製造方法 | |
| JPS5852347B2 (ja) | 高耐圧半導体装置 | |
| JPS6317552A (ja) | 半導体集積回路 | |
| JPS6133261B2 (ja) | ||
| JP3439149B2 (ja) | 半導体装置 | |
| JPS6060753A (ja) | 半導体装置 | |
| JPS6140140B2 (ja) | ||
| JPH0513425A (ja) | 半導体装置 | |
| JP2605753B2 (ja) | 縦形バイポーラトランジスタ | |
| JPH065708B2 (ja) | 半導体集積回路装置 | |
| JPS59134B2 (ja) | 半導体集積回路装置 | |
| JP2538384B2 (ja) | 半導体集積回路 | |
| JPH0997853A (ja) | 半導体集積回路とその製造方法 | |
| JPS6031105B2 (ja) | 半導体装置 | |
| JPH05206153A (ja) | 半導体集積回路装置 | |
| JPH05121418A (ja) | 半導体装置 | |
| JPH0558256B2 (ja) | ||
| JPS5931051A (ja) | 高耐圧半導体装置 | |
| JPS6018931A (ja) | 半導体装置とその使用方法 | |
| JPH05102290A (ja) | 半導体装置 | |
| JPH09270470A (ja) | 半導体集積回路 |