JP3006795B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3006795B2 JP3006795B2 JP1205932A JP20593289A JP3006795B2 JP 3006795 B2 JP3006795 B2 JP 3006795B2 JP 1205932 A JP1205932 A JP 1205932A JP 20593289 A JP20593289 A JP 20593289A JP 3006795 B2 JP3006795 B2 JP 3006795B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- predetermined width
- semiconductor substrate
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置に関し、特に拡散によって形成
される抵抗の電極構造に関する。
される抵抗の電極構造に関する。
第４図は従来の拡散によって形成される抵抗の平面図
であり第５図は、第４図のＢ−Ｂ線断面構造を示すもの
である。第５図に示すように、Ｎ型半導体領域１内に、
Ｐ型抵抗領域２を設け、絶縁膜３を除去して形成される
コンタクト窓５に、直接アルミニウム配線６を接続する
ことで抵抗を構成していた。
であり第５図は、第４図のＢ−Ｂ線断面構造を示すもの
である。第５図に示すように、Ｎ型半導体領域１内に、
Ｐ型抵抗領域２を設け、絶縁膜３を除去して形成される
コンタクト窓５に、直接アルミニウム配線６を接続する
ことで抵抗を構成していた。
しかしながら上述した従来の抵抗の構造は、コンタク
ト窓５に直接Al配線６が接する構造となっている。この
ような構造の抵抗を大電流が流れる所に用いると、コン
タクト窓５にシリコンの析出が発生してしまい、コンタ
クト部の抵抗増大、しいては、断線にいたるため、それ
を防止するためには、コンタクト窓５の面積を大きくす
る必要があった。このため抵抗のコンタクト部は、第４
図に示すように抵抗幅より大きくなり、集積度を上げる
ことが困難となる欠点がある。
ト窓５に直接Al配線６が接する構造となっている。この
ような構造の抵抗を大電流が流れる所に用いると、コン
タクト窓５にシリコンの析出が発生してしまい、コンタ
クト部の抵抗増大、しいては、断線にいたるため、それ
を防止するためには、コンタクト窓５の面積を大きくす
る必要があった。このため抵抗のコンタクト部は、第４
図に示すように抵抗幅より大きくなり、集積度を上げる
ことが困難となる欠点がある。
本発明の目的は、大電流を流す抵抗の場合でも、コン
タクト部の面積を大きくする必要のない半導体装置を提
供することにある。
タクト部の面積を大きくする必要のない半導体装置を提
供することにある。
本発明の半導体装置は、一導電型の半導体基板と、前
記半導体基板内に所定の幅を有して直線的に設けられた
逆導電型の第１の領域と、前記第１の領域及び前記半導
体基板の全面を覆って設けられた絶縁膜と、前記第１の
領域の一端及び他端に対応する前記絶縁膜に設けられた
前記所定の幅よりも小さな複数のコンタクト孔と、前記
一端及び他端に対応して設けられ前記コンタクト孔を介
して前記第１の領域の前記一端及び前記他端と接続され
ると共に前記所定の幅を持って形成された前記第１の領
域よりも高濃度の前記逆導電型の第２の領域と、前記第
２の領域と接続されると共に前記所定の幅を持って形成
されたアルミニウム電極とによって形成される抵抗素子
を備えることを特徴とする。
記半導体基板内に所定の幅を有して直線的に設けられた
逆導電型の第１の領域と、前記第１の領域及び前記半導
体基板の全面を覆って設けられた絶縁膜と、前記第１の
領域の一端及び他端に対応する前記絶縁膜に設けられた
前記所定の幅よりも小さな複数のコンタクト孔と、前記
一端及び他端に対応して設けられ前記コンタクト孔を介
して前記第１の領域の前記一端及び前記他端と接続され
ると共に前記所定の幅を持って形成された前記第１の領
域よりも高濃度の前記逆導電型の第２の領域と、前記第
２の領域と接続されると共に前記所定の幅を持って形成
されたアルミニウム電極とによって形成される抵抗素子
を備えることを特徴とする。
以下図面を参照して本発明を詳細に説明する。
第１図および第２図は、それぞれ本発明の一実施例を
示す抵抗の断面構造図および平面図であり、第１図は、
第２図のＡ−Ａ線断面構造を示したものである。本実施
によれば、エピタキシャル成長で形成されるＮ型半導体
領域１内に、拡散によって形成されるＰ型抵抗領域２と
Ｎ型半導体領域１の上表面に設けられた絶縁膜３と、絶
縁膜３の一部を除去して設けられるコンタクト窓５と、
コンタクト窓５を覆うように設けられたP+型多結晶シリ
コン層４と、P+型多結晶シリコン層４上に設けられたア
ルミニウム電極６を持つ構造となっている。
示す抵抗の断面構造図および平面図であり、第１図は、
第２図のＡ−Ａ線断面構造を示したものである。本実施
によれば、エピタキシャル成長で形成されるＮ型半導体
領域１内に、拡散によって形成されるＰ型抵抗領域２と
Ｎ型半導体領域１の上表面に設けられた絶縁膜３と、絶
縁膜３の一部を除去して設けられるコンタクト窓５と、
コンタクト窓５を覆うように設けられたP+型多結晶シリ
コン層４と、P+型多結晶シリコン層４上に設けられたア
ルミニウム電極６を持つ構造となっている。
本実施例の抵抗構造は、コンタクト窓５をP+型多結晶
シリコン層４で覆うことにより、コンタクト部５の面積
は第２図に示すように小さくてすみ、しかも大電流を流
した時にシリコンの析出の恐れがあるアルミ電極６とP+
型多結晶シリコン４との接合領域面積を増加させ、従来
のような抵抗増大や断線は起こることはない。
シリコン層４で覆うことにより、コンタクト部５の面積
は第２図に示すように小さくてすみ、しかも大電流を流
した時にシリコンの析出の恐れがあるアルミ電極６とP+
型多結晶シリコン４との接合領域面積を増加させ、従来
のような抵抗増大や断線は起こることはない。
第３図は本発明の他の実施例を説明するための断面構
造図であり、Ｎ型抵抗の場合の実施例である。本実施例
は、Ｎ型半導体領域１内に、抵抗を分離するためのＰ型
分離領域９を設け、さらに、Ｐ型分離領域９内にＮ型抵
抗領域10を形成し、コンタクト窓５を覆うようにN+型多
結晶シリコン層11を設け、N+型多結晶シリコン層上にア
ルミニウム電極６を設けた構造を有している。
造図であり、Ｎ型抵抗の場合の実施例である。本実施例
は、Ｎ型半導体領域１内に、抵抗を分離するためのＰ型
分離領域９を設け、さらに、Ｐ型分離領域９内にＮ型抵
抗領域10を形成し、コンタクト窓５を覆うようにN+型多
結晶シリコン層11を設け、N+型多結晶シリコン層上にア
ルミニウム電極６を設けた構造を有している。
この実施例では、Ｎ型抵抗領域10を通常のNPNトラン
ジスタのエミッタ領域と同一工程で形成することで、低
抵抗を実現することが可能である。
ジスタのエミッタ領域と同一工程で形成することで、低
抵抗を実現することが可能である。
以上説明したように本発明は、抵抗のコンタクト窓を
抵抗と同一導電型の高濃度不純物を含む多結晶シリコン
で覆い、シリコンが析出する恐れのあるアルミ電極との
実質上のコンタクト面積を増加させることにより、大電
流を流す抵抗において、コンタクト部の面積を大きくす
る必要がなく、集積度を向上させる効果を有している。
抵抗と同一導電型の高濃度不純物を含む多結晶シリコン
で覆い、シリコンが析出する恐れのあるアルミ電極との
実質上のコンタクト面積を増加させることにより、大電
流を流す抵抗において、コンタクト部の面積を大きくす
る必要がなく、集積度を向上させる効果を有している。
第１図および第２図はそれぞれ本発明の一実施例を説明
するための抵抗の断面構造図および平面図、第３図は、
本発明の他の実施例を示す断面構造図、第４図は、従来
の抵抗構造の平面図、第５図は第４図Ｂ−Ｂの断面構造
図である。 １……Ｎ型半導体領域、２……Ｐ型抵抗領域、３……絶
縁膜、４……P+型多結晶シリコン層、５……抵抗コンタ
クト窓、６……アルミニウム電極、７……析出したシリ
コン、８……抵抗コンタクト部、９……Ｐ型分離領域、
10……Ｎ型抵抗領域、11……N+型多結晶シリコン層。
するための抵抗の断面構造図および平面図、第３図は、
本発明の他の実施例を示す断面構造図、第４図は、従来
の抵抗構造の平面図、第５図は第４図Ｂ−Ｂの断面構造
図である。 １……Ｎ型半導体領域、２……Ｐ型抵抗領域、３……絶
縁膜、４……P+型多結晶シリコン層、５……抵抗コンタ
クト窓、６……アルミニウム電極、７……析出したシリ
コン、８……抵抗コンタクト部、９……Ｐ型分離領域、
10……Ｎ型抵抗領域、11……N+型多結晶シリコン層。
Claims (2)
- 【請求項１】一導電型の半導体基板と、前記半導体基板
内に所定の幅を有して直線的に設けられた逆導電型の第
１の領域と、前記第１の領域及び前記半導体基板の全面
を覆って設けられた絶縁膜と、前記第１の領域の一端及
び他端に対応する前記絶縁膜に設けられた前記所定の幅
よりも小さな複数のコンタクト孔と、前記一端及び他端
に対応して設けられ前記コンタクト孔を介して前記第１
の領域の前記一端及び前記他端と接続されると共に前記
所定の幅を持って形成された前記第１の領域よりも高濃
度の前記逆導電型の第２の領域と、前記第２の領域と接
続されると共に前記所定の幅を持って形成されたアルミ
ニウム電極とによって形成される抵抗素子を備える半導
体装置。 - 【請求項２】一導電型の半導体基板と、前記半導体基板
に形成された逆導電型の第１の領域と、前記第１の領域
内に所定の幅を有して直線的に設けられた前記一導電型
の第２の領域と、前記第１の領域、前記第２の領域及び
前記半導体基板の全面を覆って設けられた絶縁膜と、前
記第２の領域の一端及び他端に対応する前記絶縁膜に設
けられた前記所定の幅よりも幅の小さな複数のコンタク
ト孔と、前記一端及び他端に対応して設けられ前記コン
タクト孔を介して前記第２の領域の前記一端及び前記他
端と接続されると共に前記所定の幅を持って形成された
前記第２の領域よりも高濃度の前記一導電型の第３の領
域と、前記第３の領域と接続されると共に前記所定の幅
を持って形成されたアルミニウム電極とによって形成さ
れる抵抗素子を備えることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1205932A JP3006795B2 (ja) | 1989-08-08 | 1989-08-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1205932A JP3006795B2 (ja) | 1989-08-08 | 1989-08-08 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0369156A JPH0369156A (ja) | 1991-03-25 |
| JP3006795B2 true JP3006795B2 (ja) | 2000-02-07 |
Family
ID=16515123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1205932A Expired - Lifetime JP3006795B2 (ja) | 1989-08-08 | 1989-08-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3006795B2 (ja) |
-
1989
- 1989-08-08 JP JP1205932A patent/JP3006795B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0369156A (ja) | 1991-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4862244A (en) | Semiconductor device having Schottky barrier between metal silicide and silicon | |
| US4190949A (en) | Method for manufacturing a semiconductor device | |
| US5061645A (en) | Method of manufacturing a bipolar transistor | |
| US4887145A (en) | Semiconductor device in which electrodes are formed in a self-aligned manner | |
| JPH03222336A (ja) | 半導体装置の製造方法 | |
| KR910006699B1 (ko) | 반도체 장치 | |
| JP3006795B2 (ja) | 半導体装置 | |
| US4905078A (en) | Semiconductor device | |
| JPS6327865B2 (ja) | ||
| JPH0464458B2 (ja) | ||
| JPS6320125Y2 (ja) | ||
| JPH04144164A (ja) | 半導体装置 | |
| JPH09181335A (ja) | 半導体装置 | |
| JPH0132665B2 (ja) | ||
| JPS601843A (ja) | 半導体集積回路 | |
| JPH04365378A (ja) | 半導体集積回路 | |
| JPS6244430B2 (ja) | ||
| JPH02135770A (ja) | 半導体集積回路 | |
| JP2993041B2 (ja) | 相補型ｍｏｓ半導体装置 | |
| JPH01253272A (ja) | バイポーラトランジスタ | |
| JPS61269373A (ja) | 半導体装置 | |
| JPH05343397A (ja) | 半導体集積回路装置 | |
| JPH06260598A (ja) | 抵抗内蔵型トランジスタ | |
| JPS58210659A (ja) | 半導体装置およびその製造方法 | |
| JPS6018931A (ja) | 半導体装置とその使用方法 |