JPH088263B2 - 抵抗内蔵型トランジスタ - Google Patents
抵抗内蔵型トランジスタInfo
- Publication number
- JPH088263B2 JPH088263B2 JP4050982A JP5098292A JPH088263B2 JP H088263 B2 JPH088263 B2 JP H088263B2 JP 4050982 A JP4050982 A JP 4050982A JP 5098292 A JP5098292 A JP 5098292A JP H088263 B2 JPH088263 B2 JP H088263B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- base
- emitter
- transistor
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、抵抗内蔵型のトラン
ジスタに関し、詳しく言えば、エミッタ拡散層をベース
入力抵抗として使用する抵抗内蔵型トランジスタに関す
る。
ジスタに関し、詳しく言えば、エミッタ拡散層をベース
入力抵抗として使用する抵抗内蔵型トランジスタに関す
る。
【０００２】
【従来の技術】従来、トランジスタ、例えばプレーナト
ランジスタは、一導電形のシリコン基板表面を、酸化膜
（ＳｉＯ2 ）で覆うと共に、反対導電形のベース拡散層
を形成し、さらにこのベース拡散層に、このベース拡散
層と反対導電形のエミッタ拡散層を形成したものが知ら
れている。前記シリコン基板裏面には、コレクタ電極が
形成され、またシリコン基板表面には、それぞれベース
拡散層、エミッタ拡散層に接続するベース電極、エミッ
タ電極が形成される。
ランジスタは、一導電形のシリコン基板表面を、酸化膜
（ＳｉＯ2 ）で覆うと共に、反対導電形のベース拡散層
を形成し、さらにこのベース拡散層に、このベース拡散
層と反対導電形のエミッタ拡散層を形成したものが知ら
れている。前記シリコン基板裏面には、コレクタ電極が
形成され、またシリコン基板表面には、それぞれベース
拡散層、エミッタ拡散層に接続するベース電極、エミッ
タ電極が形成される。
【０００３】ベースに入力抵抗が必要な場合であって、
これをシリコン基板と一体に形成する場合には、前記酸
化膜上に、ポリシリコン膜を形成し、これをベース入力
抵抗としていた。
これをシリコン基板と一体に形成する場合には、前記酸
化膜上に、ポリシリコン膜を形成し、これをベース入力
抵抗としていた。
【０００４】
【発明が解決しようとする課題】上記従来の抵抗内蔵型
トランジスタにあっては、ポリシリコン膜を形成するた
め、工程が増加すると共に、このポリシリコン膜がサー
ジ破壊に対して弱いという２つの問題があった。そこ
で、ベース拡散層を形成する際、基板にもう１つのベー
ス拡散を形成しておき、この第２のベース拡散層をベー
ス入力抵抗として使用することも考えられる。しかし、
この場合には、コレクタの電位が下がると、ベース電流
がコレクタに漏れてしまう問題点があった。
トランジスタにあっては、ポリシリコン膜を形成するた
め、工程が増加すると共に、このポリシリコン膜がサー
ジ破壊に対して弱いという２つの問題があった。そこ
で、ベース拡散層を形成する際、基板にもう１つのベー
ス拡散を形成しておき、この第２のベース拡散層をベー
ス入力抵抗として使用することも考えられる。しかし、
この場合には、コレクタの電位が下がると、ベース電流
がコレクタに漏れてしまう問題点があった。
【０００５】この発明は、上記に鑑みなされたもので、
製造工程が少なく、サージ破壊に対して強い抵抗内蔵型
トランジスタを提供することを目的としている。
製造工程が少なく、サージ破壊に対して強い抵抗内蔵型
トランジスタを提供することを目的としている。
【０００６】
【課題を解決するための手段及び作用】この発明の抵抗
内蔵型トランジスタの構成を一実施例に対応する図１を
用いて説明すると、基板２と、この基板表面２ｂに形成
されるベース拡散層３と、このベース拡散層３内に形成
されるエミッタ拡散層４と、前記ベース拡散層３に接続
するベース電極Ｂと、前記エミッタ拡散層４に接続する
エミッタ電極Ｅと、前記基板２の他の表面２ａに形成さ
れるコレクタ電極Ｃとを備えてなるトランジスタにおい
て、前記ベース拡散層３を２つに分離形成し、第１のベ
ース拡散層３ａ内に前記エミッタ拡散層４を形成すると
共に、第２のベース拡散層３ｂ内に第２のエミッタ拡散
層５を形成し、前記第２のエミッタ拡散層５と前記第１
のベース拡散層３ａとを配線７で接続し、前記ベース電
極Ｂをこの第２のエミッタ拡散層５に接続したことを特
徴とするものである。
内蔵型トランジスタの構成を一実施例に対応する図１を
用いて説明すると、基板２と、この基板表面２ｂに形成
されるベース拡散層３と、このベース拡散層３内に形成
されるエミッタ拡散層４と、前記ベース拡散層３に接続
するベース電極Ｂと、前記エミッタ拡散層４に接続する
エミッタ電極Ｅと、前記基板２の他の表面２ａに形成さ
れるコレクタ電極Ｃとを備えてなるトランジスタにおい
て、前記ベース拡散層３を２つに分離形成し、第１のベ
ース拡散層３ａ内に前記エミッタ拡散層４を形成すると
共に、第２のベース拡散層３ｂ内に第２のエミッタ拡散
層５を形成し、前記第２のエミッタ拡散層５と前記第１
のベース拡散層３ａとを配線７で接続し、前記ベース電
極Ｂをこの第２のエミッタ拡散層５に接続したことを特
徴とするものである。
【０００７】第２のエミッタ拡散層５は、パターンを変
更するだけで、第１のエミッタ拡散層４と同時に形成す
ることができ、新たな工程は必要とされない。また、エ
ミッタ拡散層４を抵抗体として用いているから、サージ
破壊に対して強いものとすることができる。
更するだけで、第１のエミッタ拡散層４と同時に形成す
ることができ、新たな工程は必要とされない。また、エ
ミッタ拡散層４を抵抗体として用いているから、サージ
破壊に対して強いものとすることができる。
【０００８】
【実施例】以下、実施例により、この発明をさらに詳細
に説明する。図１に示す実施例は、本発明をＮＰＮ型プ
レーナトランジスタに適用したものであり、図１は、同
トランジスタチップ１の縦断面図、図２は、同トランジ
スタチップ１の酸化膜６を省略して示す平面図である。
に説明する。図１に示す実施例は、本発明をＮＰＮ型プ
レーナトランジスタに適用したものであり、図１は、同
トランジスタチップ１の縦断面図、図２は、同トランジ
スタチップ１の酸化膜６を省略して示す平面図である。
【０００９】Ｎ形のシリコン基板２の下面２ａには、導
体薄膜、例えば金（Ａｕ）蒸着膜等が形成され、コレク
タ電極Ｃとされる。シリコン基板２の上面２ｂには、Ｐ
形の第１のベース拡散層３ａと第２のベース拡散層３ｂ
とが分離して形成されている。この第１のベース拡散層
３ａ内には、Ｎ形の第１のエミッタ拡散層４が形成さ
れ、第２のベース拡散層３ｂ内には、同じくＮ形の第２
のエミッタ拡散層５が形成される。基板表面２ｂには、
シリコン酸化膜（ＳｉＯ2 ）６が形成され、第１及び第
２のベース拡散層３ａ，３ｂ、第１及び第２のエミッタ
拡散層４，５が被膜される。
体薄膜、例えば金（Ａｕ）蒸着膜等が形成され、コレク
タ電極Ｃとされる。シリコン基板２の上面２ｂには、Ｐ
形の第１のベース拡散層３ａと第２のベース拡散層３ｂ
とが分離して形成されている。この第１のベース拡散層
３ａ内には、Ｎ形の第１のエミッタ拡散層４が形成さ
れ、第２のベース拡散層３ｂ内には、同じくＮ形の第２
のエミッタ拡散層５が形成される。基板表面２ｂには、
シリコン酸化膜（ＳｉＯ2 ）６が形成され、第１及び第
２のベース拡散層３ａ，３ｂ、第１及び第２のエミッタ
拡散層４，５が被膜される。
【００１０】シリコン酸化膜６上には、アルミニウム等
の導体よりなるエミッタ電極Ｅ、ベース電極Ｂ、配線７
が形成される。エミッタ電極Ｅは、第１のエミッタ拡散
層４に電気的に接続される。一方、ベース電極Ｂは、第
２のエミッタ拡散層５に電気的に接続される。配線７
は、第２のエミッタ拡散層５と第１のベース拡散層３ａ
とを電気的に接続している。
の導体よりなるエミッタ電極Ｅ、ベース電極Ｂ、配線７
が形成される。エミッタ電極Ｅは、第１のエミッタ拡散
層４に電気的に接続される。一方、ベース電極Ｂは、第
２のエミッタ拡散層５に電気的に接続される。配線７
は、第２のエミッタ拡散層５と第１のベース拡散層３ａ
とを電気的に接続している。
【００１１】この実施例のトランジスタ１では、第２の
エミッタ拡散層５が、図３に示すようにベース入力抵抗
Ｒとして作用する。第２のエミッタ拡散層５とコレクタ
Ｃとの間には、第２のベース拡散層３ｂが存在している
から、多少コレクタＣの電位が下がってもベース電流が
漏れることはない。又、第１及び第２のベース拡散層３
ａ，３ｂに分離してあるため、第２のエミッタ拡散層５
からの漏れ電流がベース電流として第１のベース拡散層
３ａに流入しないので、トランジスタ特性の信頼性が高
まる。
エミッタ拡散層５が、図３に示すようにベース入力抵抗
Ｒとして作用する。第２のエミッタ拡散層５とコレクタ
Ｃとの間には、第２のベース拡散層３ｂが存在している
から、多少コレクタＣの電位が下がってもベース電流が
漏れることはない。又、第１及び第２のベース拡散層３
ａ，３ｂに分離してあるため、第２のエミッタ拡散層５
からの漏れ電流がベース電流として第１のベース拡散層
３ａに流入しないので、トランジスタ特性の信頼性が高
まる。
【００１２】なお、上記実施例では、ＮＰＮ型トランジ
スタについて説明しているが、この発明は、ＰＮＰ型に
も適用可能である。
スタについて説明しているが、この発明は、ＰＮＰ型に
も適用可能である。
【００１３】
【発明の効果】以上説明したように、この発明の抵抗内
蔵型トランジスタは、ベース拡散層を２つに分離形成
し、第２のベース拡散層内に第２のエミッタ拡散層を形
成し、この第２のエミッタ拡散層をベース入力抵抗とし
て用いるものであるから、従来のポリシリコン抵抗膜作
製工程が不要となり、製造工程が簡略化できる利点を有
している。又、拡散層を抵抗として用いているので、サ
ージ破壊に対して強いものとすることができる利点を有
している。しかも、ベース拡散層を２つに分離形成して
あるから、第２のエミッタ拡散層からの漏れ電流がベー
ス電流として第１のベース拡散層に流入せず、トランジ
スタ特性の信頼性を高めることができる利点を有してい
る。
蔵型トランジスタは、ベース拡散層を２つに分離形成
し、第２のベース拡散層内に第２のエミッタ拡散層を形
成し、この第２のエミッタ拡散層をベース入力抵抗とし
て用いるものであるから、従来のポリシリコン抵抗膜作
製工程が不要となり、製造工程が簡略化できる利点を有
している。又、拡散層を抵抗として用いているので、サ
ージ破壊に対して強いものとすることができる利点を有
している。しかも、ベース拡散層を２つに分離形成して
あるから、第２のエミッタ拡散層からの漏れ電流がベー
ス電流として第１のベース拡散層に流入せず、トランジ
スタ特性の信頼性を高めることができる利点を有してい
る。
【図１】この発明の一実施例に係る抵抗内蔵型トランジ
スタの縦断面図である。
スタの縦断面図である。
【図２】同抵抗内蔵型トランジスタの酸化膜を省略して
示す平面図である。
示す平面図である。
【図３】同抵抗内蔵型トランジスタの回路図である。
２ シリコン基板 ３ａ，３ｂ 第１及び第２のベース拡散層 ４，５ 第１及び第２のエミッタ拡散層 ７ 配線 Ｂ ベース電極 Ｃ コレクタ電極 Ｅ エミッタ電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/73 Ｈ０１Ｌ 27/06 ３１１ Ａ
Claims (1)
- 【請求項１】基板と、この基板表面に形成されるベース
拡散層と、このベース拡散層内に形成されるエミッタ拡
散層と、前記ベース拡散層に抵抗を介して接続するベー
ス電極と、前記エミッタ拡散層に接続するエミッタ電極
と、前記基板の他の表面に形成されるコレクタ電極とを
備えてなるトランジスタにおいて、前記ベース拡散層を２つに分離形成し、第１のベース拡
散層内に前記エミッタ拡散層を形成すると共に、第２の
ベース拡散層内に第２のエミッタ拡散層を形成し、前記
第２のエミッタ拡散層と前記第１のベース拡散層とを配
線で接続し、前記ベース電極をこの第２のエミッタ拡散
層に接続したことを特徴とする抵抗内蔵型トランジス
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4050982A JPH088263B2 (ja) | 1992-03-10 | 1992-03-10 | 抵抗内蔵型トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4050982A JPH088263B2 (ja) | 1992-03-10 | 1992-03-10 | 抵抗内蔵型トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0567631A JPH0567631A (ja) | 1993-03-19 |
| JPH088263B2 true JPH088263B2 (ja) | 1996-01-29 |
Family
ID=12874011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4050982A Expired - Fee Related JPH088263B2 (ja) | 1992-03-10 | 1992-03-10 | 抵抗内蔵型トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH088263B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100714035B1 (ko) * | 2005-12-07 | 2007-05-04 | 주식회사 스마텍엔지니어링 | 수평방향 설치각도 조절이 용이한 버팀보의 설치구조 |
| KR100714042B1 (ko) * | 2006-01-18 | 2007-05-04 | 주식회사 스마텍엔지니어링 | 수평방향 설치각도 조절이 용이한 버팀보의 설치구조 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54127683A (en) * | 1978-03-28 | 1979-10-03 | Mitsubishi Electric Corp | Planar-type transistor |
| JPS6086857A (ja) * | 1983-10-19 | 1985-05-16 | Matsushita Electronics Corp | 半導体集積回路 |
-
1992
- 1992-03-10 JP JP4050982A patent/JPH088263B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0567631A (ja) | 1993-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4133000A (en) | Integrated circuit process compatible surge protection resistor | |
| US4949150A (en) | Programmable bonding pad with sandwiched silicon oxide and silicon nitride layers | |
| US4167804A (en) | Integrated circuit process compatible surge protection resistor | |
| JPH088263B2 (ja) | 抵抗内蔵型トランジスタ | |
| JPS61502156A (ja) | モノリシツク集積プレ−ナ半導体装置 | |
| JPH0311107B2 (ja) | ||
| JPS6359257B2 (ja) | ||
| JP2723724B2 (ja) | 半導体装置 | |
| JPH0440270Y2 (ja) | ||
| JPS5928056B2 (ja) | 半導体集積回路の製造方法 | |
| JPH01262654A (ja) | 半導体装置 | |
| JP2869978B2 (ja) | 半導体装置 | |
| JP3497608B2 (ja) | 半導体装置 | |
| JPS5812343A (ja) | 半導体装置 | |
| JPH05326848A (ja) | 半導体集積回路装置 | |
| JPH04361566A (ja) | 半導体集積回路 | |
| JPH07153756A (ja) | 半導体集積回路装置 | |
| JP3439134B2 (ja) | 半導体集積回路装置 | |
| JPH06291162A (ja) | 半導体集積回路チップ | |
| JPH04249325A (ja) | 半導体集積回路 | |
| JPS6239830B2 (ja) | ||
| JPH0122989B2 (ja) | ||
| JPH05299588A (ja) | 半導体装置 | |
| JPH08125132A (ja) | 半導体装置 | |
| JPS6054468A (ja) | 半導体集積回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |