JPH0567631A - 抵抗内蔵型トランジスタ - Google Patents
抵抗内蔵型トランジスタInfo
- Publication number
- JPH0567631A JPH0567631A JP5098292A JP5098292A JPH0567631A JP H0567631 A JPH0567631 A JP H0567631A JP 5098292 A JP5098292 A JP 5098292A JP 5098292 A JP5098292 A JP 5098292A JP H0567631 A JPH0567631 A JP H0567631A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- base
- emitter
- transistor
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 製造工程が少なく、サージ破壊に対して強い
抵抗内蔵型トランジスタを提供する。 【構成】 ベース拡散層３内に第１のエミッタ拡散層４
のほかに、第２のエミッタ拡散層５と、この第２のエミ
ッタ拡散層５とベース拡散層３を接続する配線７とを備
え、ベース電極Ｂを第２のエミッタ拡散層５に接続し
た。
抵抗内蔵型トランジスタを提供する。 【構成】 ベース拡散層３内に第１のエミッタ拡散層４
のほかに、第２のエミッタ拡散層５と、この第２のエミ
ッタ拡散層５とベース拡散層３を接続する配線７とを備
え、ベース電極Ｂを第２のエミッタ拡散層５に接続し
た。
Description
【０００１】
【産業上の利用分野】この発明は、抵抗内蔵型のトラン
ジスタに関し、詳しく言えば、エミッタ拡散層をベース
入力抵抗として使用する抵抗内蔵型トランジスタに関す
る。
ジスタに関し、詳しく言えば、エミッタ拡散層をベース
入力抵抗として使用する抵抗内蔵型トランジスタに関す
る。
【０００２】
【従来の技術】従来、トランジスタ、例えばプレーナト
ランジスタは、一導電形のシリコン基板表面を、酸化膜
（ＳｉＯ2 ）で覆うと共に、反対導電形のベース拡散層
を形成し、さらにこのベース拡散層に、このベース拡散
層と反対導電形のエミッタ拡散層を形成したものが知ら
れている。前記シリコン基板裏面には、コレクタ電極が
形成され、またシリコン基板表面には、それぞれベース
拡散層、エミッタ拡散層に接続するベース電極、エミッ
タ電極が形成される。
ランジスタは、一導電形のシリコン基板表面を、酸化膜
（ＳｉＯ2 ）で覆うと共に、反対導電形のベース拡散層
を形成し、さらにこのベース拡散層に、このベース拡散
層と反対導電形のエミッタ拡散層を形成したものが知ら
れている。前記シリコン基板裏面には、コレクタ電極が
形成され、またシリコン基板表面には、それぞれベース
拡散層、エミッタ拡散層に接続するベース電極、エミッ
タ電極が形成される。
【０００３】ベースに入力抵抗が必要な場合であって、
これをシリコン基板と１体に形成する場合には、前記酸
化膜上に、ポリシリコン膜を形成し、これをベース入力
抵抗としていた。
これをシリコン基板と１体に形成する場合には、前記酸
化膜上に、ポリシリコン膜を形成し、これをベース入力
抵抗としていた。
【０００４】
【発明が解決しようとする課題】上記従来の抵抗内蔵型
トランジスタにあっては、ポリシリコン膜を形成するた
め、工程が増加すると共に、このポリシリコン膜がサー
ジ破壊に対して弱いという２つの問題があった。そこ
で、ベース拡散層を形成する際、基板にもう１つのベー
ス拡散を形成しておき、この第２のベース拡散層をベー
ス入力抵抗として使用することも考えられる。しかし、
この場合には、コレクタの電位が下がると、ベース電流
がコレクタに漏れてしまう問題点があった。
トランジスタにあっては、ポリシリコン膜を形成するた
め、工程が増加すると共に、このポリシリコン膜がサー
ジ破壊に対して弱いという２つの問題があった。そこ
で、ベース拡散層を形成する際、基板にもう１つのベー
ス拡散を形成しておき、この第２のベース拡散層をベー
ス入力抵抗として使用することも考えられる。しかし、
この場合には、コレクタの電位が下がると、ベース電流
がコレクタに漏れてしまう問題点があった。
【０００５】この発明は、上記に鑑みなされたもので、
製造工程が少なく、サージ破壊に対して強い抵抗内蔵型
トランジスタの提供を目的としている。
製造工程が少なく、サージ破壊に対して強い抵抗内蔵型
トランジスタの提供を目的としている。
【０００６】
【課題を解決するための手段及び作用】この発明の抵抗
内蔵型トランジスタの構成を一実施例に対応する図１を
用いて説明すると、基板２と、この基板表面２ｂに形成
されるベース拡散層３と、このベース拡散層３内に形成
されるエミッタ拡散層４と、前記ベース拡散層３に接続
するベース電極Ｂと、前記エミッタ拡散層４に接続する
エミッタ電極Ｅと、前記基板２の他の表面２ａに形成さ
れるコレクタ電極Ｃとを備えてなるトランジスタにおい
て、前記ベース拡散層３内に形成される第２のエミッタ
拡散層５と、この第２のエミッタ拡散層５と前記ベース
拡散層４とを接続する配線７とを備え、前記ベース電極
Ｂをこの第２のエミッタ拡散層５に接続したことを特徴
とするものである。
内蔵型トランジスタの構成を一実施例に対応する図１を
用いて説明すると、基板２と、この基板表面２ｂに形成
されるベース拡散層３と、このベース拡散層３内に形成
されるエミッタ拡散層４と、前記ベース拡散層３に接続
するベース電極Ｂと、前記エミッタ拡散層４に接続する
エミッタ電極Ｅと、前記基板２の他の表面２ａに形成さ
れるコレクタ電極Ｃとを備えてなるトランジスタにおい
て、前記ベース拡散層３内に形成される第２のエミッタ
拡散層５と、この第２のエミッタ拡散層５と前記ベース
拡散層４とを接続する配線７とを備え、前記ベース電極
Ｂをこの第２のエミッタ拡散層５に接続したことを特徴
とするものである。
【０００７】第２のエミッタ拡散層５は、パターンを変
更するだけで、第１のエミッタ拡散層４と同時に形成す
ることができ、新たな工程は必要とされない。また、エ
ミッタ拡散層４を抵抗体として用いているから、サージ
破壊に対して強いものとすることができる。
更するだけで、第１のエミッタ拡散層４と同時に形成す
ることができ、新たな工程は必要とされない。また、エ
ミッタ拡散層４を抵抗体として用いているから、サージ
破壊に対して強いものとすることができる。
【０００８】
【実施例】以下、実施例により、この発明をさらに詳細
に説明する。 〈実施例１〉この発明の一実施例を図１及び図２に基づ
いて以下に説明する。この実施例は、本発明をＮＰＮ型
プレーナトランジスタに適用したものであり、図１は、
同トランジスタチップ１の縦断面図、図２は、同トラン
ジスタチップ１の酸化膜６を省略して示す平面図であ
る。
に説明する。 〈実施例１〉この発明の一実施例を図１及び図２に基づ
いて以下に説明する。この実施例は、本発明をＮＰＮ型
プレーナトランジスタに適用したものであり、図１は、
同トランジスタチップ１の縦断面図、図２は、同トラン
ジスタチップ１の酸化膜６を省略して示す平面図であ
る。
【０００９】２は、Ｎ形のシリコン基板であり、下面２
ａは、導体薄膜、例えば金（Ａｕ）蒸着膜等が形成さ
れ、コレクタ電極Ｃとされる。シリコン基板２上面２ｂ
には、Ｐ形のベース拡散層３が形成される。このベース
拡散層３内には、共にＮ形の第１のエミッタ拡散層４及
び第２のエミッタ拡散層５が形成される。前記基板表面
２ｂには、シリコン酸化膜（ＳｉＯ2 ）６が形成され、
ベース拡散層３、第１のエミッタ拡散層４、第２のエミ
ッタ層５が被膜される。
ａは、導体薄膜、例えば金（Ａｕ）蒸着膜等が形成さ
れ、コレクタ電極Ｃとされる。シリコン基板２上面２ｂ
には、Ｐ形のベース拡散層３が形成される。このベース
拡散層３内には、共にＮ形の第１のエミッタ拡散層４及
び第２のエミッタ拡散層５が形成される。前記基板表面
２ｂには、シリコン酸化膜（ＳｉＯ2 ）６が形成され、
ベース拡散層３、第１のエミッタ拡散層４、第２のエミ
ッタ層５が被膜される。
【００１０】シリコン酸化膜６上には、アルミニウム等
の導体よりなるエミッタ電極Ｅ、ベース電極Ｂ、配線７
が形成される。エミッタ電極Ｅは、第１のエミッタ拡散
層４に電気的に接続される。一方、ベース電極Ｂは、第
２のエミッタ拡散層５に電気的に接続している。配線７
は、第２のエミッタ拡散層５とベース拡散層３とを電気
的に接続している。
の導体よりなるエミッタ電極Ｅ、ベース電極Ｂ、配線７
が形成される。エミッタ電極Ｅは、第１のエミッタ拡散
層４に電気的に接続される。一方、ベース電極Ｂは、第
２のエミッタ拡散層５に電気的に接続している。配線７
は、第２のエミッタ拡散層５とベース拡散層３とを電気
的に接続している。
【００１１】この実施例トランジスタ１では、第２のエ
ミッタ拡散層５が、図３に示すようにベース入力抵抗Ｒ
として作用する。第２のエミッタ拡散層５とコレクタＣ
との間には、ベース拡散層３が存在しているから、多少
コレクタＣの電位が下がってもベース電流が漏れること
はない。 〈実施例２〉図４は、この発明の第２の実施例に係るト
ランジスタ１１の縦断面図を示している。図中、図１と
同じ符号を付したものは、第１の実施例と同様の構成要
素である。
ミッタ拡散層５が、図３に示すようにベース入力抵抗Ｒ
として作用する。第２のエミッタ拡散層５とコレクタＣ
との間には、ベース拡散層３が存在しているから、多少
コレクタＣの電位が下がってもベース電流が漏れること
はない。 〈実施例２〉図４は、この発明の第２の実施例に係るト
ランジスタ１１の縦断面図を示している。図中、図１と
同じ符号を付したものは、第１の実施例と同様の構成要
素である。
【００１２】このトランジスタ１１は、シリコン基板表
面２ｂに、第１のベース拡散層３ａと第２のベース拡散
層３ｂとが分離して形成されている。この第１のベース
拡散層３ａ、第２のベース拡散層３ｂに、それぞれ第１
のエミッタ拡散層４、第２のエミッタ拡散層５が形成さ
れる。そのため、第２のエミッタ層５からの漏れ電流が
ベース電流として第１のベース拡散層３ａに流入しない
ので、トランジスタ特性の信頼性が高まる。その他の点
は、第１の実施例と同様である。
面２ｂに、第１のベース拡散層３ａと第２のベース拡散
層３ｂとが分離して形成されている。この第１のベース
拡散層３ａ、第２のベース拡散層３ｂに、それぞれ第１
のエミッタ拡散層４、第２のエミッタ拡散層５が形成さ
れる。そのため、第２のエミッタ層５からの漏れ電流が
ベース電流として第１のベース拡散層３ａに流入しない
ので、トランジスタ特性の信頼性が高まる。その他の点
は、第１の実施例と同様である。
【００１３】なお、上記第１及び第２の実施例では、Ｎ
ＰＮ型トランジスタについて説明しているが、この発明
は、ＰＮＰ型にも適用可能である。
ＰＮ型トランジスタについて説明しているが、この発明
は、ＰＮＰ型にも適用可能である。
【００１４】
【発明の効果】以上説明したように、この発明の抵抗内
蔵型トランジスタは、第２のエミッタ拡散層を形成し、
この第２のエミッタ拡散層をベース入力抵抗として用い
るものであるから、従来のポリシリコン抵抗膜作成工程
が不要となり、製造工程が簡略化できる利点を有してい
る。また、拡散層を抵抗として用いているので、サージ
破壊に対して強いものとすることができる利点を有して
いる。
蔵型トランジスタは、第２のエミッタ拡散層を形成し、
この第２のエミッタ拡散層をベース入力抵抗として用い
るものであるから、従来のポリシリコン抵抗膜作成工程
が不要となり、製造工程が簡略化できる利点を有してい
る。また、拡散層を抵抗として用いているので、サージ
破壊に対して強いものとすることができる利点を有して
いる。
【図１】この発明の第１の実施例に係る抵抗内蔵型トラ
ンジスタの縦断面図である。
ンジスタの縦断面図である。
【図２】同抵抗内蔵型トランジスタの酸化膜を省略して
示す平面図である。
示す平面図である。
【図３】同抵抗内蔵型トランジスタの回路図である。
【図４】この発明の第２の実施例に係る抵抗内蔵型トラ
ンジスタの縦断面図である。
ンジスタの縦断面図である。
２ シリコン基板 ３、３ａ、３ｂ ベース拡散層 ４ 第１のエミッタ拡散層 ５ 第２のエミッタ拡散層 ７ 配線 Ｂ ベース電極 Ｃ コレクタ電極 Ｅ エミッタ電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 7342−4Ｍ Ｈ０１Ｌ 27/06 ３１１ Ａ
Claims (1)
- 【請求項１】基板と、この基板表面に形成されるベース
拡散層と、このベース拡散層内に形成されるエミッタ拡
散層と、前記ベース拡散層に抵抗を介して接続するベー
ス電極と、前記エミッタ拡散層に接続するエミッタ電極
と、前記基板の他の表面に形成されるコレクタ電極とを
備えてなるトランジスタにおいて、 前記ベース拡散層内に形成される第２のエミッタ拡散層
と、この第２のエミッタ拡散層と前記ベース拡散層とを
接続する配線とを備え、前記ベース電極をこの第２のエ
ミッタ拡散層に接続したことを特徴とする抵抗内蔵型ト
ランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4050982A JPH088263B2 (ja) | 1992-03-10 | 1992-03-10 | 抵抗内蔵型トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4050982A JPH088263B2 (ja) | 1992-03-10 | 1992-03-10 | 抵抗内蔵型トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0567631A true JPH0567631A (ja) | 1993-03-19 |
| JPH088263B2 JPH088263B2 (ja) | 1996-01-29 |
Family
ID=12874011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4050982A Expired - Fee Related JPH088263B2 (ja) | 1992-03-10 | 1992-03-10 | 抵抗内蔵型トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH088263B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100714035B1 (ko) * | 2005-12-07 | 2007-05-04 | 주식회사 스마텍엔지니어링 | 수평방향 설치각도 조절이 용이한 버팀보의 설치구조 |
| KR100714042B1 (ko) * | 2006-01-18 | 2007-05-04 | 주식회사 스마텍엔지니어링 | 수평방향 설치각도 조절이 용이한 버팀보의 설치구조 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54127683A (en) * | 1978-03-28 | 1979-10-03 | Mitsubishi Electric Corp | Planar-type transistor |
| JPS6086857A (ja) * | 1983-10-19 | 1985-05-16 | Matsushita Electronics Corp | 半導体集積回路 |
-
1992
- 1992-03-10 JP JP4050982A patent/JPH088263B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54127683A (en) * | 1978-03-28 | 1979-10-03 | Mitsubishi Electric Corp | Planar-type transistor |
| JPS6086857A (ja) * | 1983-10-19 | 1985-05-16 | Matsushita Electronics Corp | 半導体集積回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100714035B1 (ko) * | 2005-12-07 | 2007-05-04 | 주식회사 스마텍엔지니어링 | 수평방향 설치각도 조절이 용이한 버팀보의 설치구조 |
| KR100714042B1 (ko) * | 2006-01-18 | 2007-05-04 | 주식회사 스마텍엔지니어링 | 수평방향 설치각도 조절이 용이한 버팀보의 설치구조 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH088263B2 (ja) | 1996-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4133000A (en) | Integrated circuit process compatible surge protection resistor | |
| US4949150A (en) | Programmable bonding pad with sandwiched silicon oxide and silicon nitride layers | |
| US4167804A (en) | Integrated circuit process compatible surge protection resistor | |
| JPH0567631A (ja) | 抵抗内蔵型トランジスタ | |
| JPH01123440A (ja) | 半導体装置 | |
| JPH0311107B2 (ja) | ||
| JPS59169177A (ja) | 半導体装置 | |
| JPS58170062A (ja) | 半導体装置 | |
| JP2723724B2 (ja) | 半導体装置 | |
| JP2910456B2 (ja) | マスタースライス方式集積回路装置 | |
| JPH06501593A (ja) | 半導体装置 | |
| JPS60119769A (ja) | 半導体装置 | |
| JPH05347356A (ja) | 半導体集積回路 | |
| JP3275535B2 (ja) | 半導体装置 | |
| JPH08125132A (ja) | 半導体装置 | |
| JPH02205355A (ja) | 半導体集積回路装置 | |
| JPS5931051A (ja) | 高耐圧半導体装置 | |
| JPH06291162A (ja) | 半導体集積回路チップ | |
| JPH06503444A (ja) | 半導体集積回路 | |
| JPH0574765A (ja) | 半導体集積回路装置 | |
| JPH04144164A (ja) | 半導体装置 | |
| JPH0645526A (ja) | 半導体拡散抵抗体 | |
| JPH05299588A (ja) | 半導体装置 | |
| JPH0575024A (ja) | 半導体装置 | |
| JPH07302800A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |