JPS5812343A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5812343A JPS5812343A JP11053681A JP11053681A JPS5812343A JP S5812343 A JPS5812343 A JP S5812343A JP 11053681 A JP11053681 A JP 11053681A JP 11053681 A JP11053681 A JP 11053681A JP S5812343 A JPS5812343 A JP S5812343A
- Authority
- JP
- Japan
- Prior art keywords
- region
- resistance
- pinch
- resistor
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 239000012535 impurity Substances 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 abstract description 17
- 239000002184 metal Substances 0.000 abstract description 17
- 238000009792 diffusion process Methods 0.000 abstract description 13
- 230000010354 integration Effects 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- 239000010410 layer Substances 0.000 description 13
- 238000000576 coating method Methods 0.000 description 10
- 239000011248 coating agent Substances 0.000 description 8
- 239000000377 silicon dioxide Substances 0.000 description 7
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000011888 autopsy Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/8605—Resistors with PN junctions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は集積回路用の抵抗素子、特に半導体集積回路内
に一体に組み込む半導体抵抗素子に関するものである。
に一体に組み込む半導体抵抗素子に関するものである。
一般に半導体集積回路装置の抵抗素子は、同一基板内に
構成されるトランジスタのベース拡散領域と同時に形成
するベース拡散抵抗、エミッタ拡散領域と同時に形成す
るエミッタ拡散ｉ抗、及びベース拡散抵抗の抵抗性接触
を得る為の領域を除いた部分をエミッタ拡散領域で覆っ
たピンチ抵抗が使用されている。
構成されるトランジスタのベース拡散領域と同時に形成
するベース拡散抵抗、エミッタ拡散領域と同時に形成す
るエミッタ拡散ｉ抗、及びベース拡散抵抗の抵抗性接触
を得る為の領域を除いた部分をエミッタ拡散領域で覆っ
たピンチ抵抗が使用されている。
エミッタ拡散抵抗は、トランジスタの工きツタ拡散領域
が高不純物湊度であるため層抵抗が数Ω／口と低く、従
って低抵抗を得やすい、又、ベース拡散抵抗は、トラン
ジスタのベース拡散領域の層抵抗がｉｏｏ〜３００Ｑ／
ばらるので１００Ω〜数１０′にΩの抵抗を得るのに適
し、さらに、ピンチ抵抗紘、層抵抗が数にΩ／口〜数１
０にΩ／口と高いため高抵抗を得るのに適している。し
かしながら、これら従来の抵抗素子は単一の層抵抗のみ
しか得られないので、たとえば高抵抗と低抵抗管形成す
る場合、前記ピンチ抵抗と工ζツタ拡散抵抗管用いれば
各々半導体基板よ〉絶縁された抵抗領域管別儒に設ける
必要があ珈、抵抗素子形成の為に大きな面積を必要とし
ていた。
が高不純物湊度であるため層抵抗が数Ω／口と低く、従
って低抵抗を得やすい、又、ベース拡散抵抗は、トラン
ジスタのベース拡散領域の層抵抗がｉｏｏ〜３００Ｑ／
ばらるので１００Ω〜数１０′にΩの抵抗を得るのに適
し、さらに、ピンチ抵抗紘、層抵抗が数にΩ／口〜数１
０にΩ／口と高いため高抵抗を得るのに適している。し
かしながら、これら従来の抵抗素子は単一の層抵抗のみ
しか得られないので、たとえば高抵抗と低抵抗管形成す
る場合、前記ピンチ抵抗と工ζツタ拡散抵抗管用いれば
各々半導体基板よ〉絶縁された抵抗領域管別儒に設ける
必要があ珈、抵抗素子形成の為に大きな面積を必要とし
ていた。
又、半導体集積回路装置においては、それを構成する多
くの半導体装置間ｔアルζニウム等による金属で電気的
ｍａｔ−行うが、通常この配膳用金属被膜紘一層で構ａ
Ｓれることが普通である。
くの半導体装置間ｔアルζニウム等による金属で電気的
ｍａｔ−行うが、通常この配膳用金属被膜紘一層で構ａ
Ｓれることが普通である。
この場合、二本の配置用金属被膜が交差することは許さ
れな−０しかし配置の交差が避けられない場合かえびた
び生じる。従来この様な場合紘一方ｏｖｉｔ＊にトンネ
ル抵抗と称する低い抵抗値を示す抵抗素子、えとえば前
記エンツタ拡散抵抗を挿入して他方の配■はそのトンネ
ル抵抗上に配置していた。この為、新九にトンネル抵抗
を形成する為の領域が必要とな〉集積＊１下ける原因と
なりてい友。
れな−０しかし配置の交差が避けられない場合かえびた
び生じる。従来この様な場合紘一方ｏｖｉｔ＊にトンネ
ル抵抗と称する低い抵抗値を示す抵抗素子、えとえば前
記エンツタ拡散抵抗を挿入して他方の配■はそのトンネ
ル抵抗上に配置していた。この為、新九にトンネル抵抗
を形成する為の領域が必要とな〉集積＊１下ける原因と
なりてい友。
本発明の主な目的状、従来のこのような半導体抵抗素子
の欠点を除去し、４１ｅｃ一つの抵抗領域内に高抵抗と
低抵抗の両方を従来の抵抗素子−素子分の大きさで実現
することに６る。
の欠点を除去し、４１ｅｃ一つの抵抗領域内に高抵抗と
低抵抗の両方を従来の抵抗素子−素子分の大きさで実現
することに６る。
本発明の他の目的状、二本の配置用金属被膜の交差が避
けられない場合において、よ）小さな占有面積で交叉配
線が可能な牛導体装置管得ることにある。
けられない場合において、よ）小さな占有面積で交叉配
線が可能な牛導体装置管得ることにある。
すなわち、本発明によれば、−導電型の牛導体基板ＯＩ
Ｉ面からむの半導体基板中に形成された他の導電型のＩ
ｌｌ領域と、このＩＩＩ領域領域抗抵抗性接触るための
少なくとも２箇所の領域を除−てこの第１領域上部管お
おい、かつ半導体基板Ｋまたがってお〕、底面の一部と
側Ｗｉの一部が１１１領域とＰＨ５會を形成し、倫のｉ
ａｍと側藺が牛導体基板Ｋｉｉ！！触し、かっ−導電型
で纂ｌ領域よ）高貴［Ｋ不純物を拡散され九謳２領域と
を有し、この抵抗素子として用い九ことを特徴とする半
導体装置を得る。
Ｉ面からむの半導体基板中に形成された他の導電型のＩ
ｌｌ領域と、このＩＩＩ領域領域抗抵抗性接触るための
少なくとも２箇所の領域を除−てこの第１領域上部管お
おい、かつ半導体基板Ｋまたがってお〕、底面の一部と
側Ｗｉの一部が１１１領域とＰＨ５會を形成し、倫のｉ
ａｍと側藺が牛導体基板Ｋｉｉ！！触し、かっ−導電型
で纂ｌ領域よ）高貴［Ｋ不純物を拡散され九謳２領域と
を有し、この抵抗素子として用い九ことを特徴とする半
導体装置を得る。
以下、図面を参照して本発明をよ〉詳細に説明する。
謳１図は、従来のピンチ抵抗の平面１囚及び断面概略ｍ
＠でＴｏ）、ＰＷｉシリコン基板１及びｐＨ分離領域２
によ）複数の領域に分離され九Ｎｊｌｌエピタ中シャル
層３の１つの領域ＫＰ１１ベース不純物を拡散したＩＩ
Ｉ領域４があ）、この纂１領域４に線抵抗素子としての
電極のための抵抗性接触を得るコンタクト窓６を両端部
にそれぞれ有し、この両端部を除い九部分に、纂ｌ領域
４とＮｌｌエビタ中シキル層３とにまたがりてＮｆｉエ
ミッタ不純物を拡散した８２領域Ｓが設けられている０
表面社コンタクト窓６を除−て二酸化シリコン被膜７で
おおわれてお〕、この二酸化シリコン被膜７上に配−さ
れた配膳用金属被膜８がコンタクト窓６を通してｉｌｌ
領域４と抵抗性接触している。
＠でＴｏ）、ＰＷｉシリコン基板１及びｐＨ分離領域２
によ）複数の領域に分離され九Ｎｊｌｌエピタ中シャル
層３の１つの領域ＫＰ１１ベース不純物を拡散したＩＩ
Ｉ領域４があ）、この纂１領域４に線抵抗素子としての
電極のための抵抗性接触を得るコンタクト窓６を両端部
にそれぞれ有し、この両端部を除い九部分に、纂ｌ領域
４とＮｌｌエビタ中シキル層３とにまたがりてＮｆｉエ
ミッタ不純物を拡散した８２領域Ｓが設けられている０
表面社コンタクト窓６を除−て二酸化シリコン被膜７で
おおわれてお〕、この二酸化シリコン被膜７上に配−さ
れた配膳用金属被膜８がコンタクト窓６を通してｉｌｌ
領域４と抵抗性接触している。
ピンチ抵抗は謳１図から明らかなように、Ｎ１１ＣＪＫ
２領域５ｔＩＸＰｌＩＣ）Ｉｌｌ領域４よ）不純物員度
が高く、かつこれらはＰＨ９合を分離しているため、第
１領域４の抵抗素子として作用する領域線絡２領域５の
直下の不純物Ｓ度が低い領域で、この領域線種めて薄い
帯状のｐｇ層となってｉる。
２領域５ｔＩＸＰｌＩＣ）Ｉｌｌ領域４よ）不純物員度
が高く、かつこれらはＰＨ９合を分離しているため、第
１領域４の抵抗素子として作用する領域線絡２領域５の
直下の不純物Ｓ度が低い領域で、この領域線種めて薄い
帯状のｐｇ層となってｉる。
この為、数にΩ／口〜数１０にΩ／口の極めて高い層抵
抗が得られる。従りて、第１領域４０幅と長さ及び纂２
領域の長さｔ適轟に設計することによ〕、数にΩ〜数１
００にΩの高抵抗が小さな面積で得られる。
抗が得られる。従りて、第１領域４０幅と長さ及び纂２
領域の長さｔ適轟に設計することによ〕、数にΩ〜数１
００にΩの高抵抗が小さな面積で得られる。
通常、このピンチ抵抗？１ 、＄１１１Ｉ ＩＱ Ｋ示
すように、Ｐｉｌ１分離領域２で囲まれた単一の島領域
内に単独で形成することが多い。これはピンチ抵抗の形
成がＮＰＮ）ランジスタのベース拡散領域形成と同時Ｋ
１１ｌ領域４１−、又、ＮＰＮ）２ンジスタのエンツタ
拡散領域形成と同時ＫＮ２領域５ｔ−形成するζ−とが
多−為、ピンチオラミ圧ｔＩｘ７〜１ｏマと低く、高電
位で逆バイアスする仁とが出来ない為である。勿論、逆
バイアス電圧が前記ピンチオラミ圧よ〕低い場合は、ペ
ース拡散抵抗と同様に複数の抵抗素子ｔ一つの抵抗領域
に形成することが可能である。
すように、Ｐｉｌ１分離領域２で囲まれた単一の島領域
内に単独で形成することが多い。これはピンチ抵抗の形
成がＮＰＮ）ランジスタのベース拡散領域形成と同時Ｋ
１１ｌ領域４１−、又、ＮＰＮ）２ンジスタのエンツタ
拡散領域形成と同時ＫＮ２領域５ｔ−形成するζ−とが
多−為、ピンチオラミ圧ｔＩｘ７〜１ｏマと低く、高電
位で逆バイアスする仁とが出来ない為である。勿論、逆
バイアス電圧が前記ピンチオラミ圧よ〕低い場合は、ペ
ース拡散抵抗と同様に複数の抵抗素子ｔ一つの抵抗領域
に形成することが可能である。
以上に示す従来のピンチ抵抗の近傍に低い抵抗値を示す
抵抗素子を配置する場合を考えると、第２図がその従来
例である。第２図において、低抵抗素子６０は第４領域
４とｆｉ２領域５とコンタクト窓６と配線用金属被膜８
によ）形成されたピンチ抵抗５０と同一島領域３内にＮ
型エミッタ拡散層すなわち、第２領域５′と抵抗性接触
用コンタクト窓ダと配線用金属被膜９によシ形成されて
いる。
抵抗素子を配置する場合を考えると、第２図がその従来
例である。第２図において、低抵抗素子６０は第４領域
４とｆｉ２領域５とコンタクト窓６と配線用金属被膜８
によ）形成されたピンチ抵抗５０と同一島領域３内にＮ
型エミッタ拡散層すなわち、第２領域５′と抵抗性接触
用コンタクト窓ダと配線用金属被膜９によシ形成されて
いる。
図から明らかなように従来例によれば、新たに低抵抗素
子６０９形成する為の領域が必要となる。
子６０９形成する為の領域が必要となる。
又、配置用金属被膜９及び同じく配縁用金属被膜８間の
電位差が前記ピンチオフ電圧を越える場合や、配置１９
の方が配置１８の電位よシ高い場合は、ピンチ抵抗５０
とエンツタ拡散抵抗６０との間をさらに分離絶縁しなけ
ればならない。
電位差が前記ピンチオフ電圧を越える場合や、配置１９
の方が配置１８の電位よシ高い場合は、ピンチ抵抗５０
とエンツタ拡散抵抗６０との間をさらに分離絶縁しなけ
ればならない。
次に、ピンチ抵抗５０の近傍にトンネル抵抗を配置する
場合は、８２図に示したエミツタ拡散抵抗６００表面ｔ
−被う二酸化シリコン複膜７の上に他の配縁用金属被膜
を配置して、エミッタ拡散抵抗６０′ｔ）ンネル抵抗と
して用い、コンタクト窓６．６間およびｓ／、 ｅ１間
を通る配置Ｉｔ−二酸化シリコン被膜７上に形成すれば
艮い。
場合は、８２図に示したエミツタ拡散抵抗６００表面ｔ
−被う二酸化シリコン複膜７の上に他の配縁用金属被膜
を配置して、エミッタ拡散抵抗６０′ｔ）ンネル抵抗と
して用い、コンタクト窓６．６間およびｓ／、 ｅ１間
を通る配置Ｉｔ−二酸化シリコン被膜７上に形成すれば
艮い。
以上に示すように、従来のピンチ抵抗によれば単一の層
抵抗しか得られない為に、前記従来例のように、高抵抗
と低抵抗とを近接して配置する場合や、高抵抗とトンネ
ル抵抗を近接して配置する場合には、低抵抗あるいはト
ンネル抵抗を形成する為の新たな領域が必要となシ、更
に限られた使用電位関係に於いてのみ同−島領域内に形
成することが可能なため、集積［’を下げる原因となっ
ていた。
抵抗しか得られない為に、前記従来例のように、高抵抗
と低抵抗とを近接して配置する場合や、高抵抗とトンネ
ル抵抗を近接して配置する場合には、低抵抗あるいはト
ンネル抵抗を形成する為の新たな領域が必要となシ、更
に限られた使用電位関係に於いてのみ同−島領域内に形
成することが可能なため、集積［’を下げる原因となっ
ていた。
次に、本発明であるが、ピンチ抵抗形成の為には前記ｗ
Ｅ１図囚間両に示すとおり、Ｐ型ベース不純物を拡散し
た第１領域４を極めて薄い帯状のＰ型層とするための、
高鎖度のＮ＠工ξツタ不純物層を拡散した第２領域５が
従来同様必要である。
Ｅ１図囚間両に示すとおり、Ｐ型ベース不純物を拡散し
た第１領域４を極めて薄い帯状のＰ型層とするための、
高鎖度のＮ＠工ξツタ不純物層を拡散した第２領域５が
従来同様必要である。
この点に着目して本発明では、仁のｌＩ２領域を第２領
域直下で＠ｌ領域を極めて薄い帯状のＰｇ層とする従来
の目的に加え、さらに新たに、該ｌＩ２領域で抵抗素子
を形成するためにも用いている。
域直下で＠ｌ領域を極めて薄い帯状のＰｇ層とする従来
の目的に加え、さらに新たに、該ｌＩ２領域で抵抗素子
を形成するためにも用いている。
以下、本発明の詳細な説明にあたシ、ます本−
発明を適用した平面図及び断面概略図であるｌ！３図囚
間両＠を参照する。第３図において、第１図因、＠に示
した従来のピンチ抵抗と異なる所は、Ｎｆｉエミッタ不
純物を拡散したＭ！２領域領域５端配置用金属被膜９ｔ
−このコンタクト窓６１に介して纂２領域５に抵抗性接
触したことで６シ、他は従来のピンチ抵抗と何んら変わ
っていない。
間両＠を参照する。第３図において、第１図因、＠に示
した従来のピンチ抵抗と異なる所は、Ｎｆｉエミッタ不
純物を拡散したＭ！２領域領域５端配置用金属被膜９ｔ
−このコンタクト窓６１に介して纂２領域５に抵抗性接
触したことで６シ、他は従来のピンチ抵抗と何んら変わ
っていない。
・しかしながら図から明らかなように、低抵抗音形成す
る為の新丸な領域は必要なく、ピンチ抵抗の上に、第２
領域５，抵抗性接触用コンタクト窓６１、及び配縁用金
属被膜９によ〉エミッタ拡散抵抗が形成され高集積化が
可能となっている。
る為の新丸な領域は必要なく、ピンチ抵抗の上に、第２
領域５，抵抗性接触用コンタクト窓６１、及び配縁用金
属被膜９によ〉エミッタ拡散抵抗が形成され高集積化が
可能となっている。
さらに、エミッタ拡散抵抗状第２領域５の幅、及び抵抗
性接触用コンタクト窓６９１の距離を適当に選ぶことに
よ）、任意の比較的低い抵抗が得られる．又、工電ツタ
拡散抵抗が接続されている配縁用金属被膜９とピンチ抵
抗が１ｉｋ絖されている配−用金属被膜８との間の電位
がｌＩ２図の従来例で説明し九ような場合はピンチ抵抗
とエミッタ拡散抵抗會絶縁分離しなければならないが、
これは従来と同様であるので本発明に伴う欠点とはなら
ない．又、半導体集積回路装置は確実に省電力化、低電
圧化の方向に進んでいるので将来さらに適用範囲拡大が
ることが期待出来る。
性接触用コンタクト窓６９１の距離を適当に選ぶことに
よ）、任意の比較的低い抵抗が得られる．又、工電ツタ
拡散抵抗が接続されている配縁用金属被膜９とピンチ抵
抗が１ｉｋ絖されている配−用金属被膜８との間の電位
がｌＩ２図の従来例で説明し九ような場合はピンチ抵抗
とエミッタ拡散抵抗會絶縁分離しなければならないが、
これは従来と同様であるので本発明に伴う欠点とはなら
ない．又、半導体集積回路装置は確実に省電力化、低電
圧化の方向に進んでいるので将来さらに適用範囲拡大が
ることが期待出来る。
次に、ピンチ抵抗の近傍にトンネル抵抗を配置する場合
について本発明を実施すれば、纂４図の実施例に示すよ
うに、前記第３間両．＠の工（ツタ拡散抵抗の表両を被
う二酸化シリコン被膜７の上に少なくとも１本の他の配
線用金属被膜１０を配置して、ｇｚ領域５ｔ−トンネル
抵抗として考えればよく、新たにトンネル抵抗形成の為
の領域は必要なく高集積化が図れる。
について本発明を実施すれば、纂４図の実施例に示すよ
うに、前記第３間両．＠の工（ツタ拡散抵抗の表両を被
う二酸化シリコン被膜７の上に少なくとも１本の他の配
線用金属被膜１０を配置して、ｇｚ領域５ｔ−トンネル
抵抗として考えればよく、新たにトンネル抵抗形成の為
の領域は必要なく高集積化が図れる。
以上、本発明について説明を行なったが、高集積化が進
んでいる半導体集積回路装置における本発明の効果状顕
著である。
んでいる半導体集積回路装置における本発明の効果状顕
著である。
淘、以上の説明において、ピンチ抵抗の形成方法１２Ｎ
ＰＮ）ランジスタのベース拡散領域及びエミッタ拡散領
域の形成と同時に形成する場合について述べたがトラン
ジスタ、ピンチ抵抗を別々に形成しても良く、又、不純
物の導電型を反転しても良いことは勿論である。
ＰＮ）ランジスタのベース拡散領域及びエミッタ拡散領
域の形成と同時に形成する場合について述べたがトラン
ジスタ、ピンチ抵抗を別々に形成しても良く、又、不純
物の導電型を反転しても良いことは勿論である。
第１回内と（６）は従来のピンチ抵抗の平面図と断面概
略図、第２図は従来のピンチ抵抗とエミッタ拡散抵抗を
近接して形成し丸干面図である。 第３間両と（ハ）線本発明によ）ピンチ抵抗とエミッタ
拡散抵抗を同一領域に形成した平面図と断面概略図、＠
４図は本発明によ）トンネル抵抗を同一領域に形成した
平面図である。 １・・・・−Ｐ型シリコン基板、２・・・−・・Ｐ型分
離領域、３・−・・・・Ｎ型エピタキシャル層、４・−
・・・・Ｐ型第１領域（Ｐ型ベース拡散層）、５．ダ・
−・・−・Ｎ型第２領域（Ｎ型エミッタ拡散層） ６．
６’、 ６＃−−−−−・抵抗性接触用コンタクト窓、
７−・・・・二酸化シリコン被膜、８−・・・−・配線
用金属被膜、９・−・・・・配線用金属被膜、争１図 ￥２し１ 第３剖 ￥４男
略図、第２図は従来のピンチ抵抗とエミッタ拡散抵抗を
近接して形成し丸干面図である。 第３間両と（ハ）線本発明によ）ピンチ抵抗とエミッタ
拡散抵抗を同一領域に形成した平面図と断面概略図、＠
４図は本発明によ）トンネル抵抗を同一領域に形成した
平面図である。 １・・・・−Ｐ型シリコン基板、２・・・−・・Ｐ型分
離領域、３・−・・・・Ｎ型エピタキシャル層、４・−
・・・・Ｐ型第１領域（Ｐ型ベース拡散層）、５．ダ・
−・・−・Ｎ型第２領域（Ｎ型エミッタ拡散層） ６．
６’、 ６＃−−−−−・抵抗性接触用コンタクト窓、
７−・・・・二酸化シリコン被膜、８−・・・−・配線
用金属被膜、９・−・・・・配線用金属被膜、争１図 ￥２し１ 第３剖 ￥４男
Claims (1)
- 一導電型の半導体基板の表面から該半導体基板中に形成
された他の導電型の第１領域と、該＠１領域に抵抗性接
触する少くとも２つの第１の接続手段と、前記第１領域
の抵抗性接触を得るための少なくと％２箇所の領域を除
いた該＃１１領域の表面領域に形成された前記−導電慮
で前記１ｔ！１領域よ〉高議匪の不純物１１１ｊ［ｔ−
有する第２□領域と、該第２領域に抵抗性接触する少な
くとも２つの第２抵抗素子よシも低い第２の抵抗素４と
して用いたことｔ−特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11053681A JPS5812343A (ja) | 1981-07-15 | 1981-07-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11053681A JPS5812343A (ja) | 1981-07-15 | 1981-07-15 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5812343A true JPS5812343A (ja) | 1983-01-24 |
Family
ID=14538294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11053681A Pending JPS5812343A (ja) | 1981-07-15 | 1981-07-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5812343A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60226161A (ja) * | 1984-04-25 | 1985-11-11 | Matsushita Electronics Corp | 半導体集積回路装置 |
| US5187562A (en) * | 1989-10-30 | 1993-02-16 | Siemens Aktiengesellschaft | Input protection structure for integrated circuits |
| US5554878A (en) * | 1992-05-28 | 1996-09-10 | Co. Ri. M. Me. | Intergrated high-voltage resistor including field-plate layers |
-
1981
- 1981-07-15 JP JP11053681A patent/JPS5812343A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60226161A (ja) * | 1984-04-25 | 1985-11-11 | Matsushita Electronics Corp | 半導体集積回路装置 |
| US5187562A (en) * | 1989-10-30 | 1993-02-16 | Siemens Aktiengesellschaft | Input protection structure for integrated circuits |
| US5554878A (en) * | 1992-05-28 | 1996-09-10 | Co. Ri. M. Me. | Intergrated high-voltage resistor including field-plate layers |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3634929A (en) | Method of manufacturing semiconductor integrated circuits | |
| US3787252A (en) | Connection means for semiconductor components and integrated circuits | |
| US3138747A (en) | Integrated semiconductor circuit device | |
| US3448344A (en) | Mosaic of semiconductor elements interconnected in an xy matrix | |
| EP0187767A1 (en) | Integrated circuit having buried oxide isolation and low resistivity substrate for power supply interconnection | |
| JPS5812343A (ja) | 半導体装置 | |
| US4316202A (en) | Semiconductor integrated circuit device having a Schottky barrier diode | |
| US5068702A (en) | Programmable transistor | |
| US3577036A (en) | Method and means for interconnecting conductors on different metalization pattern levels on monolithically fabricated integrated circuit chips | |
| JPS62244160A (ja) | 半導体装置 | |
| US4851893A (en) | Programmable active/passive cell structure | |
| JPH0453104B2 (ja) | ||
| JP2910456B2 (ja) | マスタースライス方式集積回路装置 | |
| JP2723724B2 (ja) | 半導体装置 | |
| JPH027553A (ja) | 半導体集積回路装置 | |
| JP2982435B2 (ja) | 抵抗器 | |
| JP3006795B2 (ja) | 半導体装置 | |
| JPH0234466B2 (ja) | ||
| JPH04144164A (ja) | 半導体装置 | |
| JP2774220B2 (ja) | 半導体装置 | |
| JPS5972166A (ja) | モノリシツク半導体集積回路デバイス用複数導体層構造 | |
| JPS6320864A (ja) | 半動体装置 | |
| JPH0122989B2 (ja) | ||
| JPH05326844A (ja) | 半導体集積回路 | |
| JPS6152988B2 (ja) |