JP2774220B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2774220B2
JP2774220B2 JP4257024A JP25702492A JP2774220B2 JP 2774220 B2 JP2774220 B2 JP 2774220B2 JP 4257024 A JP4257024 A JP 4257024A JP 25702492 A JP25702492 A JP 25702492A JP 2774220 B2 JP2774220 B2 JP 2774220B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
concentration
concentration semiconductor
conductivity type
rectangle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4257024A
Other languages
English (en)
Other versions
JPH06112306A (ja
Inventor
周一郎 山口
幸男 飯高
久和 宮島
義幸 杉浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP4257024A priority Critical patent/JP2774220B2/ja
Publication of JPH06112306A publication Critical patent/JPH06112306A/ja
Application granted granted Critical
Publication of JP2774220B2 publication Critical patent/JP2774220B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、誘電体分離基板を用い
た高耐圧ICに好適な素子構造を有する半導体装置に関
するものである。
【0002】
【従来の技術】図4は従来の半導体装置の断面図であ
り、図5は図4のC−C’線についての断面図である。
この半導体装置では、シリコン酸化膜のような誘電体分
離膜1に囲まれた一導電型(例えばN型)のシリコンよ
りなる第1の半導体層2が、ポリシリコンのような支持
体8に支持されており、この第1の半導体層2の表面に
異なる導電型(例えばP型)の第2の半導体層4が形成
されている。第1及び第2の半導体層2,4の電極3
a,3bが表面酸化膜6上に配線され、表面酸化膜6の
一部に設けたコンタクト用の穴を介して接続されてい
る。また、第1の半導体層2の電極3bとの接続部に
は、同じ導電型で、より濃度の高い半導体層5が形成さ
れている。第1の半導体層2の周囲及び底部にも第1の
半導体層2と同じ導電型で、より濃度の高い半導体層7
が形成され、前述の電極3bとの接続部の半導体層5と
つながっている。
【0003】
【発明が解決しようとする課題】従来例において、高耐
圧の素子を形成する場合、高耐圧を印加される異なる導
電型の接合界面から誘電体分離膜までの距離を十分に長
くとれば、形成する素子本来の耐圧が得られるが、この
距離が短ければ電界集中が発生し、耐圧が素子本来の耐
圧よりも低下するため、ある距離以上にしなければなら
ない。しかしながら、必要以上に距離を長くすると、素
子の占有面積が大きくなってしまう。そのため、素子の
占有面積を小さく抑えながら耐圧を得るためには、接合
界面から誘電体分離膜までの距離は、耐圧を得られる最
短の距離となるのであるが、第1の半導体層2の電極3
bを接続するために、電極コンタクト用の高濃度の半導
体層5が必要であり、この高濃度の半導体層5において
は、低濃度の半導体層2に比較して電界集中が強く、低
濃度の半導体層2のみの場合よりも誘電体分離膜1まで
の距離が長く必要となる。したがって、第2の半導体層
4がたとえ正方形であっても、誘電体分離島はコンタク
トを行うために長方形となり、誘電体分離島の面積が大
きくなっていた。このコンタクトによる誘電体分離島の
面積増加を抑えることが本発明の目的である。
【0004】
【課題を解決するための手段】本発明の半導体装置にあ
っては、前記の課題を解決するために、図1〜図3に示
すように、第1導電型(N型)の低濃度半導体層2が誘
電体分離膜1を介して支持体8に支持され、前記低濃度
半導体層2の誘電体分離膜1と接する底面及び周面に沿
って第1導電型の第1高濃度半導体層7を有し、前記低
濃度半導体層2の表面に前記第1高濃度半導体層7とつ
ながるように第1導電型の第2高濃度半導体層5を有
し、前記低濃度半導体層2の表面に第1及び第2の高濃
度半導体層5,7から所定の耐圧を得るための距離以上
を隔てて第2導電型(P型)の半導体層4を形成し、前
記第2導電型の半導体層4及び第2高濃度半導体層5の
表面にそれぞれ電極3a,3bを接続して成る誘電体分
離基板において、前記低濃度半導体層2は、第1の方形
の一辺に各辺が第1の方形よりも小さい第2の方形の一
辺が一頂点を共有して接する略6角形の表面形状を有し
ており、前記第2高濃度半導体層5は小さい方の第2の
方形に、前記第2導電型の半導体層4は大きい方の第1
の方形にそれぞれ配置されていることを特徴とするもの
である。
【0005】
【作用】本発明では、誘電体分離膜1を介して支持体8
により支持され誘電体分離膜1と接する底面及び周面に
沿って第1導電型の第1高濃度半導体層7を有する第1
導電型の低濃度半導体層2の表面形状が、第1の方形の
一辺に各辺が第1の方形よりも小さい第2の方形の一辺
が一頂点を共有して接する略6角形の表面形状となって
おり、第1高濃度半導体層7とつながる第1導電型の第
2高濃度半導体層5は小さい方の第2の方形に、第2導
電型の半導体層4は大きい方の第1の方形にそれぞれ配
置されているので、第2導電型の半導体層4を第1及び
第2の高濃度半導体層5,7から所定の耐圧を得るため
の距離以上を隔てて低濃度半導体層2の表面に形成した
場合に、従来と同様の耐圧を有しながらも、従来よりも
占有面積を小さくできる。
【0006】
【実施例】図1は本発明の一実施例の平面図であり、図
2と図3はその断面図である。本実施例では、誘電体分
離島の形状を従来の方形ではなく、方形からより小さな
方形が突き出した形状としている。そして、その突出し
た方形の部分より第1の半導体層2からの電極3bが接
続されている。その他の構成は従来例と同様であり、シ
リコン酸化膜のような誘電体分離膜1に囲まれた一導電
型(例えばN型)のシリコンよりなる第1の半導体層2
が、ポリシリコンのような支持体8に支持されており、
この第1の半導体層2の表面に異なる導電型(例えばP
型)の第2の半導体層4が形成されている。第1及び第
2の半導体層2,4の電極3a,3bが表面酸化膜6上
に配線され、表面酸化膜6の一部に設けたコンタクト用
の穴を介して接続されている。また、第1の半導体層2
の電極3bとの接続部には、同じ導電型で、より濃度の
高い半導体層5が形成されている。第1の半導体層2の
周囲及び底部にも第1の半導体層2と同じ導電型で、よ
り濃度の高い半導体層7が形成され、前述の電極3bと
の接続部の半導体層5とつながっている。
【0007】図2及び図3は、図1のA−A’線及びB
−B’線についての断面図である。図2及び図3の断面
形状を図5の断面形状と比較すると、図3の断面形状は
図5の断面形状と同等であるが、図2の断面形状はコン
タクト部を含まないため、図5の断面形状に比べて小さ
くなっている。したがって、実質的に誘電体分離島の面
積の増大を抑制することができるものである。
【0008】なお、実施例では、第1の半導体層2と高
濃度の半導体層5及び7がN型、第2の半導体層4がP
型である場合について説明したが、第1の半導体層2と
高濃度の半導体層5及び7がP型、第2の半導体層4が
N型であっても良い。
【0009】
【発明の効果】本発明によれば、第1導電型の低濃度半
導体層が誘電体分離膜を介して支持体に支持され、前記
低濃度半導体層の誘電体分離膜と接する底面及び周面に
沿って第1導電型の第1高濃度半導体層を有し、前記低
濃度半導体層の表面に前記第1高濃度半導体層とつなが
るように第1導電型の第2高濃度半導体層を有し、前記
低濃度半導体層の表面に第1及び第2の高濃度半導体層
から所定の耐圧を得るための距離以上を隔てて第2導電
型の半導体層を形成し、前記第2導電型の半導体層及び
第2高濃度半導体層の表面にそれぞれ電極を接続して成
る誘電体分離基板において、前記低濃度半導体層は、第
1の方形の一辺に各辺が第1の方形よりも小さい第2の
方形の一辺が一頂点を共有して接する略6角形の表面形
状を有しており、前記第2高濃度半導体層は小さい方の
第2の方形に、前記第2導電型の半導体層は大きい方の
第1の方形にそれぞれ配置されているものであるから、
誘電体分離基板に形成する高耐圧素子の耐圧を確保しな
がら従来よりも占有面積を小さくすることができるとい
う効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例の平面図である。
【図2】図1のA−A’線についての断面図である。
【図3】図1のB−B’線についての断面図である。
【図4】従来例の平面図である。
【図5】図4のC−C’線についての断面図である。
【符号の説明】
1 誘電体分離膜 2 第1の半導体層 3a 電極 3b 電極 4 第2の半導体層 5 高濃度の半導体層 6 表面酸化膜 7 高濃度の半導体層
フロントページの続き (72)発明者 杉浦 義幸 大阪府門真市大字門真1048番地 松下電 工株式会社内 (56)参考文献 特開 昭59−165454(JP,A) (58)調査した分野(Int.Cl.6,DB名) H01L 21/76 - 21/765 H01L 21/82

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 第1導電型の低濃度半導体層が誘電体分
    離膜を介して支持体に支持され、前記低濃度半導体層の
    誘電体分離膜と接する底面及び周面に沿って第1導電型
    の第1高濃度半導体層を有し、前記低濃度半導体層の表
    面に前記第1高濃度半導体層とつながるように第1導電
    型の第2高濃度半導体層を有し、前記低濃度半導体層の
    表面に第1及び第2の高濃度半導体層から所定の耐圧を
    得るための距離以上を隔てて第2導電型の半導体層を形
    成し、前記第2導電型の半導体層及び第2高濃度半導体
    層の表面にそれぞれ電極を接続して成る誘電体分離基板
    において、前記低濃度半導体層は、第1の方形の一辺に
    各辺が第1の方形よりも小さい第2の方形の一辺が一頂
    点を共有して接する略6角形の表面形状を有しており、
    前記第2高濃度半導体層は小さい方の第2の方形に、前
    記第2導電型の半導体層は大きい方の第1の方形にそれ
    ぞれ配置されていることを特徴とする半導体装置。
JP4257024A 1992-09-25 1992-09-25 半導体装置 Expired - Lifetime JP2774220B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4257024A JP2774220B2 (ja) 1992-09-25 1992-09-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4257024A JP2774220B2 (ja) 1992-09-25 1992-09-25 半導体装置

Publications (2)

Publication Number Publication Date
JPH06112306A JPH06112306A (ja) 1994-04-22
JP2774220B2 true JP2774220B2 (ja) 1998-07-09

Family

ID=17300682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4257024A Expired - Lifetime JP2774220B2 (ja) 1992-09-25 1992-09-25 半導体装置

Country Status (1)

Country Link
JP (1) JP2774220B2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59165454A (ja) * 1983-03-11 1984-09-18 Hitachi Ltd ラテラル型半導体装置

Also Published As

Publication number Publication date
JPH06112306A (ja) 1994-04-22

Similar Documents

Publication Publication Date Title
KR880008428A (ko) 전기적 활성 트렌치 사용 병합 바이폴라/cmos 기술을 사용하는 반도체 구조물 및 그 제조 방법
US4704625A (en) Capacitor with reduced voltage variability
JP2774220B2 (ja) 半導体装置
BE1007589A3 (nl) Halfgeleiderinrichting met in mesa-structuur aangebracht halfgeleiderelement.
JPH01214055A (ja) 静電破壊保護装置
TW454332B (en) Semiconductor device
JP3217552B2 (ja) 横型高耐圧半導体素子
JP2563456B2 (ja) Mis型容量素子
JPS6118344B2 (ja)
JPS5923115B2 (ja) メサ型半導体装置
JP3242478B2 (ja) 高耐圧半導体装置
JPH0441499B2 (ja)
JP2883779B2 (ja) 半導体装置
JP2881907B2 (ja) 電力用半導体装置
JPS604591B2 (ja) 半導体集積回路装置
JP2613939B2 (ja) 半導体装置
JPS5947755A (ja) 半導体装置
JPH02283070A (ja) 入力保護回路を備えた半導体集積回路装置
JPS6152988B2 (ja)
JPS61172347A (ja) 半導体集積回路装置の製造方法
JPS6331109B2 (ja)
JP2009016876A (ja) 半導体要素
JPH06350027A (ja) 半導体装置
JPS61268036A (ja) 半導体装置
JPH05326844A (ja) 半導体集積回路