JPS61502156A - モノリシツク集積プレ−ナ半導体装置 - Google Patents
モノリシツク集積プレ−ナ半導体装置Info
- Publication number
- JPS61502156A JPS61502156A JP60501831A JP50183185A JPS61502156A JP S61502156 A JPS61502156 A JP S61502156A JP 60501831 A JP60501831 A JP 60501831A JP 50183185 A JP50183185 A JP 50183185A JP S61502156 A JPS61502156 A JP S61502156A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- junction
- region
- strip
- blocking strip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 230000000903 blocking effect Effects 0.000 claims description 15
- 238000002161 passivation Methods 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 10
- 230000004913 activation Effects 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 230000015556 catabolic process Effects 0.000 description 10
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 238000001465 metallisation Methods 0.000 description 4
- 230000001419 dependent effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 241000529569 Solena Species 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005686 electrostatic field Effects 0.000 description 1
- 230000002779 inactivation Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000010079 rubber tapping Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 210000002784 stomach Anatomy 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
- H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
- H01L27/0825—Combination of vertical direct transistors of the same conductivity type having different characteristics,(e.g. Darlington transistors)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
モノリシック集積ゾレーナ半導体装置
本発明は特許請求の範囲第1項の上位概念に記載の半導体装置から出発している
。
従来技術
ドイツ連邦共和国特許公開第3227556号公報から、共通のサブストレート
における2つのトランジスタが、ゾレーナ技術において七ノリシック集積されて
いる、ダーリントントランジスタ接続として形成される半導体装置は公知である
。この装置においては、サブストレートは、2つのトランジスタのコレクタ領域
を形成している。サブストレートの主表面上には、シリコンダイオードから成る
不活性化層があり、その不活性化層はこの主表面を、窓コンタクトを除いて覆っ
ている。2つのトランジスタのベースコレクタ接合部は、不活性化層より上に在
り、被覆電極として称される金属電極により保護される。この半導体装置は、さ
らに集積された分圧器を有し、その集積された分圧器のタップは、被覆電極と接
続されている。被覆電極から出る静電界は、その下方にあるpn接合部として形
成されるペースコレクタ接合部の降伏電圧に影響を与える。分圧器を適当に選択
することKより、降伏電圧の調整が行なわれる。公知の半導体装置においては、
降伏電圧の調整は、望ましくなく影響を与えられる。
逆方向電流が、ベースに流れるだけでなく、抵抗帯状部にも流れる場合に、分圧
器が所望のように働かなくなり、降伏電圧は逆方向電流に著しく依存する。ベー
スの逆方向電流がトランジスタを制御するので、エミッターコレクタ逆方向電圧
をクランプするためにこの装置を用いる場合に、分圧器が所望のように働かない
と、結局、クランプ電圧がコレクタ電流に著しく依存することになる。というの
は、制御に必要なベース電流は、コレクタ電流と増幅度とから生じるからである
。
発明の効果
本発明の半導体装置は、不活性化層を種々の厚さにすることにより、抵抗帯状領
域の表面降伏が回避されるという利点を有する。なぜなら、抵抗帯状領域の酸化
層の厚さは、pn接合部で境界付けられる空間電荷領域の酸化層の厚さよりも厚
くされるからである。本発明の半導体装置においては、たとえばツェナダイオ−
yまたは単一トランジスタまたはダーリントン接続回路が問題となっている。阻
止帯状部とダーリントン接続の出力トランジスタのベース領域との間の領域にお
ける不活性化層を薄くすると、表面降伏の逆方向電流が専ら出力トランジスタの
ベースに流れるようになる。その都度の要求に相応して、たとえば回路装置のそ
の都度の実施態様およびに所望のクランプ電圧または降伏電圧に依存して、不活
性化層の厚さを種々に選択しなげればならない。車両の点火コイル用の制御回路
として用いられるダーリントントランジスタ回路において、たとえば400vの
クランプ電圧の場合に、阻止帯状部またはストップリングと、出力トランジスタ
のベース領域との間の領域に、他の領域よりも0,5−111xr1だげ薄い層
が設けられる。
また、実施態様項に、本発明は有利な実施例が示されている。
図面の簡単な説明
第1図は、本発明の半導体装置の平面図であり、第2図は第1図の回路図であり
、第3図は第1図のA−A′線に沿って切断した部分断面図である。
第1図に示すモノリシック集積ダーリントントランジスタ回路の平面図では、表
面1から、抵抗帯状部2、阻止帯状部3、出力トランジスタで2のベース領域4
、分離帯状部5、ドライバトランジスタで1のベース領域6が拡散されている。
阻止帯状部3は、外側ストップリング7と接続されており、外側ストップリング
7はサブストレート8の上部から拡散されている(第3図)。
ドライバトランジスタT1のベース領域6にトランジスタT1のエミッタ領域9
が拡散されエミッタ領域は環状に形成され、その境界は図では実線10によって
示されている。出力トランジスタT2のエミッタ領域11は、出力トランジスタ
T2のベース領域4へ拡散されている。
表面上に種々の金属化部分があり、その縁は、破線で示されている。抵抗帯状部
2のタップ12と接続されている被覆電極13は、そのような1つの金属化部を
形成する。この被覆電極13は、二酸化珪素から成る不活性化層14上に、不活
性化層の下にある半導体材料から絶縁して設けられている。抵抗帯状部2のタッ
プ12と接続することによって、被覆電極13には所定の電位が加わる。この電
位は、2つの分圧器抵抗R1とR2とから形成される抵抗帯状部2の構成に依存
している。2つの分圧器抵抗R1p u 2の選択により、降伏電圧が調整され
る。被覆電極13の作用は、ドイツ連邦共和国特許公開第3227536号公報
に詳しく記載されている。
抵抗帯状部2の左上部の上で被覆電極13に、不活性化1i14のない窓15が
設けられている。不活性化層14の露出部分において短絡金属化部Mによって橋
絡されている窓コンタクトが設けられ、それにより抵抗帯状部2からなる分圧器
が調整可能になっている。
他の金属化部16.17と18.19は、下にある領域を保護し、部分的に接続
端子電極として用いられる。
二酸化珪素から成る不活性化層14は、被覆電極13の下方で異なる厚さで形成
されている。厚い酸化層を有する領域は、図では点々で示されており、一方斜線
で示された領域は、薄い酸化層を有する領域を示17ている。薄い酸化層を有す
る領域は、主に阻止帯状部3、外側ストップリング7、出力トランジスタT2の
ベース領域4により制限されている。
第2図は第1図のダーリントン接続回路を示している。被覆電極13に対しで重
要な抵抗は、この回路ではRDで示され、共通コレクタCとトランジスタT2の
ベースとの間に設げられている。出力トランジスタT2のベースに隣接した領域
にある薄い酸化層によってトランジスタT2のコl/クタCとベースとの間で電
圧の降伏が起こるのが保証される。抵抗RDに並列に接続されたツェナダイオ−
Vzは、この関係を記号で示す。
ドライバトランジスタT1のベースと出力トランジスタT2のエミッタとの間で
分圧器を形成している別の抵抗R3とR4は、第1図の平面図では示されていな
い。
第3図の部分断面図においてンよ、第1図のモノリシンク集積された回路装置の
構造が、切断線A−・A′に沿って、示されている。サブストレート8の下部に
は、共通コレクタ端子C用の接続端子電極Cを形成する金属化部21が設げられ
ている。表面1がらnドーピングされているサブストレート8の中へ、n+f−
ピングされたストップリング7、Pドーピングされた抵抗帯状部2 、n +ド
ーピングされた阻止帯状部3、出力トランジスタT2のPv−ピングされたベー
ス領域4が拡散されている。ベース領域4の中へ出力トランジスタT2のn +
H+−ピングされたエミッタ領域11が拡散されている。
被覆電極13の下部には二酸化珪素からなる不活性化層14があり、その不活性
化層14は阻止帯状部3またはストップリング1とベース領域4との間の領域で
、被覆電極13の下部の他の領域よりもより薄く形成されている。
ベース領域4の北部には、絶縁体として用いられる二酸化珪素から周縁が制限さ
れている金属化部22がある。エミッタ領域11の上部には、エミッタ端子・R
2用の電極を形成するも51つの金属化部23が設げられている。
阻止帯状部3またはストップリング7とベース領域4との間の領域にある不活性
化層14が薄いことによって抵抗帯状部2の領域の表面降伏を妨げることができ
る。阻止帯状部3は、ベース領域4と抵抗帯状部2を取りまく空間電荷領域が相
互に分離されるように高くドーピングすべきである。
F/σ:2 ptσ3
国際調査報告
m τOT、’、! KMτERNAT工0)玖”、S:ARCHRE!’OR
T ON
Claims (4)
- 1.少なくとも1つのpn接合部を有し、該pn接合部が所定の導電形を有する サブストレートと、そのサブストレート中に拡散された逆の導電形の領域とによ つて形成されており、また不活性化層を介して設けられた被覆電極を有し、該不 活性化層が、遮断動作時に生じる空間電荷領域を覆い、抵抗帯状部として前記p n接合部から間隔をおいて拡散された分圧器のタツプと接続されており、抵抗帯 状部とpn接合部との間で、サブストレート中に拡散されている阻止帯状部を有 し、該阻止帯状部は、半導体装置を境界付ける外側ストツプリングと接続されて いる、モノリシツク集積プレーナ半導体装置において、被覆電極(13)の下部 に設けられた不活性化層(14)が、抵抗帯状部(2)と阻止帯状部(3)とス トツプリング(7)との間の領域で、阻止帯状部(3)と隣接するpn接合領域 との間の領域、またはpn接合とストツプリング(7)との間の領域よりも厚い ことを特徴とするモノリシツク集積プレーナ半導体装値。
- 2.酸化層として形成されている不活性化層(14)が、薄い酸化層を有する領 域において、被覆電極(13)の下方の他の領域におけるよりも約0.5um薄 い特許請求の範囲第1項記載のモノリシツク集積プレーナ半導体装置。
- 3.阻止帯状部(3)とストツプリング(7)が高ドーピングされサブストレー ト(8)と同じ導電形を有する特許請求の範囲第1項または第2項記載のモノリ シツク集積プレーナ半導体装置。
- 4.半導体装置が少なくとも1つのドライバトランジスタ(T1)と出力トラン ジスタ(T2)を有するダーリントントランジスタ接続回路として形成され、該 トランジスタのコレクタ領域がサブストレート(8)から形成され、ベース領域 が主表面からコレクタ領域へ拡散され、不活性化層(14)が阻止帯状部(3〕 またはストツプリング(7)と出力トランジスタ(T2)のベース領域(4)と の間の領域において、被覆電極(13)の下部の他の領域におけるよりも薄く形 成されている前記特許請求の範囲のいずれか1項に記載のモノリシツク集積プレ ーナ半導体装置。 発明の詳細な説■
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3417474.5 | 1984-05-11 | ||
DE19843417474 DE3417474A1 (de) | 1984-05-11 | 1984-05-11 | Monolithisch integrierte planare halbleiteranordnung |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61502156A true JPS61502156A (ja) | 1986-09-25 |
JPH0581066B2 JPH0581066B2 (ja) | 1993-11-11 |
Family
ID=6235561
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60501831A Granted JPS61502156A (ja) | 1984-05-11 | 1985-04-16 | モノリシツク集積プレ−ナ半導体装置 |
Country Status (8)
Country | Link |
---|---|
US (1) | US4695867A (ja) |
EP (1) | EP0181355B1 (ja) |
JP (1) | JPS61502156A (ja) |
AU (1) | AU578093B2 (ja) |
BR (1) | BR8506729A (ja) |
DE (2) | DE3417474A1 (ja) |
ES (1) | ES8608230A1 (ja) |
WO (1) | WO1985005497A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61158177A (ja) * | 1984-12-28 | 1986-07-17 | Toshiba Corp | 半導体装置 |
DE4039662A1 (de) * | 1990-12-12 | 1992-06-17 | Bosch Gmbh Robert | Monolithisch integrierte halbleiteranordnung |
DE4231829A1 (de) * | 1992-09-23 | 1994-03-24 | Telefunken Microelectron | Planares Halbleiterbauteil |
US6107674A (en) * | 1993-05-05 | 2000-08-22 | Ixys Corporation | Isolated multi-chip devices |
US6147393A (en) * | 1993-05-05 | 2000-11-14 | Ixys Corporation | Isolated multi-chip devices |
US5543335A (en) * | 1993-05-05 | 1996-08-06 | Ixys Corporation | Advanced power device process for low drop |
JP2002141357A (ja) * | 2000-10-31 | 2002-05-17 | Mitsubishi Electric Corp | 半導体装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3600648A (en) * | 1965-04-21 | 1971-08-17 | Sylvania Electric Prod | Semiconductor electrical translating device |
US3395290A (en) * | 1965-10-08 | 1968-07-30 | Gen Micro Electronics Inc | Protective circuit for insulated gate metal oxide semiconductor fieldeffect device |
AU6396673A (en) * | 1973-12-27 | 1975-07-03 | Texas Instruments Inc | Memory cell |
DE3227536A1 (de) * | 1982-01-20 | 1983-07-28 | Robert Bosch Gmbh, 7000 Stuttgart | Darlington-transistorschaltung |
DE3201545A1 (de) * | 1982-01-20 | 1983-07-28 | Robert Bosch Gmbh, 7000 Stuttgart | Planare halbleiteranordnung |
US4564771A (en) * | 1982-07-17 | 1986-01-14 | Robert Bosch Gmbh | Integrated Darlington transistor combination including auxiliary transistor and Zener diode |
DE3331631A1 (de) * | 1982-09-01 | 1984-03-01 | Mitsubishi Denki K.K., Tokyo | Halbleiter-bauelement |
-
1984
- 1984-05-11 DE DE19843417474 patent/DE3417474A1/de not_active Withdrawn
-
1985
- 1985-04-16 JP JP60501831A patent/JPS61502156A/ja active Granted
- 1985-04-16 DE DE8585901969T patent/DE3565747D1/de not_active Expired
- 1985-04-16 BR BR8506729A patent/BR8506729A/pt not_active IP Right Cessation
- 1985-04-16 US US06/775,044 patent/US4695867A/en not_active Expired - Lifetime
- 1985-04-16 WO PCT/DE1985/000118 patent/WO1985005497A1/de active IP Right Grant
- 1985-04-16 EP EP85901969A patent/EP0181355B1/de not_active Expired
- 1985-04-16 AU AU42342/85A patent/AU578093B2/en not_active Ceased
- 1985-05-10 ES ES543040A patent/ES8608230A1/es not_active Expired
Also Published As
Publication number | Publication date |
---|---|
EP0181355A1 (de) | 1986-05-21 |
DE3417474A1 (de) | 1985-11-14 |
AU4234285A (en) | 1985-12-13 |
EP0181355B1 (de) | 1988-10-19 |
WO1985005497A1 (fr) | 1985-12-05 |
DE3565747D1 (en) | 1988-11-24 |
JPH0581066B2 (ja) | 1993-11-11 |
US4695867A (en) | 1987-09-22 |
ES543040A0 (es) | 1986-06-01 |
BR8506729A (pt) | 1986-09-23 |
AU578093B2 (en) | 1988-10-13 |
ES8608230A1 (es) | 1986-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6358380B2 (ja) | ||
JP3146579B2 (ja) | プログラマブル過電圧保護回路 | |
JP2656588B2 (ja) | 集積回路を過電圧に対して保護する保護構造及び回路 | |
JPS58219763A (ja) | 二端子過電流保護装置 | |
US3624454A (en) | Mesa-type semiconductor device | |
JPS61502156A (ja) | モノリシツク集積プレ−ナ半導体装置 | |
US3697828A (en) | Geometry for a pnp silicon transistor with overlay contacts | |
JPH01140757A (ja) | 半導体入力保護装置 | |
JP4018163B2 (ja) | トランジスタの降伏電圧制御用半導体回路装置 | |
JPS6146989B2 (ja) | ||
JPH08306872A (ja) | Mos入力保護回路 | |
JPH0669343A (ja) | 集積回路およびサイリスタ | |
JPS64824B2 (ja) | ||
JP4033513B2 (ja) | クランプ素子 | |
JP3236290B2 (ja) | 半導体集積回路 | |
JPS6156458A (ja) | 半導体装置 | |
JPH069208B2 (ja) | 半導体装置 | |
JP3185723B2 (ja) | 半導体装置 | |
JPS627160A (ja) | 半導体装置 | |
JP2757864B2 (ja) | 半導体装置 | |
JPH0454978B2 (ja) | ||
JPH0629466A (ja) | 半導体集積回路 | |
JP3308528B2 (ja) | モノリシック集積半導体 | |
JP2901275B2 (ja) | 半導体集積回路装置 | |
JPS59154056A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |