JPS64824B2 - - Google Patents
Info
- Publication number
- JPS64824B2 JPS64824B2 JP16060281A JP16060281A JPS64824B2 JP S64824 B2 JPS64824 B2 JP S64824B2 JP 16060281 A JP16060281 A JP 16060281A JP 16060281 A JP16060281 A JP 16060281A JP S64824 B2 JPS64824 B2 JP S64824B2
- Authority
- JP
- Japan
- Prior art keywords
- metal wiring
- semiconductor device
- oxide film
- layer
- input pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- 239000004065 semiconductor Substances 0.000 claims description 11
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000012141 concentrate Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05541—Structure
- H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
本発明は耐圧特性を改善した半導体装置に関す
る。
る。
従来の半導体装置として、例えば、第１図イ，
ロに示すものがあり、例えば、アルミニウムの入
力パツド用金属配線１（パツド部１０および配線
部２０を有する。以下省略）と、絶縁ゲート型電
界効果トランジスタのゲート電極（図示せず）に
接続される多結晶シリコン層３（所定の抵抗値を
有し、入力ゲート保護回路として働く）と、多結
晶シリコン層３を絶縁し、金属配線１と多結晶シ
リコン層３を接続するコンタクトホール２を有し
た第１のシリコン酸化膜層４と、多結晶シリコン
層３とシリコン基板５を絶縁する第２のシリコン
酸化膜層６を有している。
ロに示すものがあり、例えば、アルミニウムの入
力パツド用金属配線１（パツド部１０および配線
部２０を有する。以下省略）と、絶縁ゲート型電
界効果トランジスタのゲート電極（図示せず）に
接続される多結晶シリコン層３（所定の抵抗値を
有し、入力ゲート保護回路として働く）と、多結
晶シリコン層３を絶縁し、金属配線１と多結晶シ
リコン層３を接続するコンタクトホール２を有し
た第１のシリコン酸化膜層４と、多結晶シリコン
層３とシリコン基板５を絶縁する第２のシリコン
酸化膜層６を有している。
以上の構成において、金属配線１から多結晶シ
リコン層３を介して電界効果トランジスタのゲー
ト電極にゲート電圧を印加することによつてドレ
イン電流を制御することができる。
リコン層３を介して電界効果トランジスタのゲー
ト電極にゲート電圧を印加することによつてドレ
イン電流を制御することができる。
しかし、従来の半導体装置にあつては、第１の
シリコン酸化膜層４が多結晶シリコン層３の終端
部で段状になつているため、金属配線１は裏面に
エツヂ部ａを有して形成せざるを得なかつた。ま
た、従来パツド部は矩形状に形成されエツヂ部ｂ
を有するように蒸着されている。そのため、例え
ば、該半導体装置が車両に搭載された場合、例え
ば、配電器のオン、オフ操作の電流変化によつて
誘導される400〜500ボルトの高周波サージが金属
配線１に入力すると該エツヂ部ａ，ｂに電界が集
中して第１および第２のシリコン酸化膜層４，６
が絶縁破壊を生じる恐れがある。
シリコン酸化膜層４が多結晶シリコン層３の終端
部で段状になつているため、金属配線１は裏面に
エツヂ部ａを有して形成せざるを得なかつた。ま
た、従来パツド部は矩形状に形成されエツヂ部ｂ
を有するように蒸着されている。そのため、例え
ば、該半導体装置が車両に搭載された場合、例え
ば、配電器のオン、オフ操作の電流変化によつて
誘導される400〜500ボルトの高周波サージが金属
配線１に入力すると該エツヂ部ａ，ｂに電界が集
中して第１および第２のシリコン酸化膜層４，６
が絶縁破壊を生じる恐れがある。
本発明は、上記に鑑みてなされたものであり入
力パツド用金属配線が高周波サージを入力しても
第１、第２のシリコン酸化膜すなわち酸化膜絶縁
層が絶縁破壊を生じないように耐圧特性を改善す
るため、多結晶シリコン層等の抵抗層を前記金属
配線の周縁輪郭線を含む範囲に延ばすことにより
入力パツド用金属配線に電界が集中するエツヂ部
を形成しないようにした半導体装置を提供するも
のである。
力パツド用金属配線が高周波サージを入力しても
第１、第２のシリコン酸化膜すなわち酸化膜絶縁
層が絶縁破壊を生じないように耐圧特性を改善す
るため、多結晶シリコン層等の抵抗層を前記金属
配線の周縁輪郭線を含む範囲に延ばすことにより
入力パツド用金属配線に電界が集中するエツヂ部
を形成しないようにした半導体装置を提供するも
のである。
以下本発明による半導体装置を詳細に説明す
る。
る。
第２図イ，ロ，ハは本発明の第１より第３の実
施例を示しているが、第１図イ，ロと同一の部分
は同一の引用数字で示しているので重復する説明
は省略する。
施例を示しているが、第１図イ，ロと同一の部分
は同一の引用数字で示しているので重復する説明
は省略する。
第２図イは本発明の第１の実施例を示し、多結
晶シリコン層３を金属配線１の周縁を含むよう図
中配線１の左端の下まで延ばすことによつて金属
配線１の裏面に基板５に対向するエツヂ部を形成
しないようにしたものである。第２図ロは本発明
の第２の実施例を示し、方形の金属配線１（配線
部２０を有しない）の四すみを円弧にして平面形
状においてもエツヂ部を形成しないようにしたも
のであり、第２図ハは本発明の第３の実施例を示
し、金属配線１（配線部２０を有しない）を円形
にしてエツヂ部を形成しないようにしたものであ
る（第２、第３の実施例では、四角のエツヂ部を
有した金属配線のものに比して20％耐圧を向上す
ることができた）。
晶シリコン層３を金属配線１の周縁を含むよう図
中配線１の左端の下まで延ばすことによつて金属
配線１の裏面に基板５に対向するエツヂ部を形成
しないようにしたものである。第２図ロは本発明
の第２の実施例を示し、方形の金属配線１（配線
部２０を有しない）の四すみを円弧にして平面形
状においてもエツヂ部を形成しないようにしたも
のであり、第２図ハは本発明の第３の実施例を示
し、金属配線１（配線部２０を有しない）を円形
にしてエツヂ部を形成しないようにしたものであ
る（第２、第３の実施例では、四角のエツヂ部を
有した金属配線のものに比して20％耐圧を向上す
ることができた）。
以上説明した通り、本発明による半導体装置に
よれば、入出力パツド用金属配線に電界が集中す
るエツヂ部を形成しないようにしたため、耐圧特
性を改善して入力パツド用金属配線が高周波サー
ジを入力しても酸化膜絶縁層が絶縁破壊を生じな
いようにすることができる。
よれば、入出力パツド用金属配線に電界が集中す
るエツヂ部を形成しないようにしたため、耐圧特
性を改善して入力パツド用金属配線が高周波サー
ジを入力しても酸化膜絶縁層が絶縁破壊を生じな
いようにすることができる。
第１図イ，ロは従来の半導体装置を示し、イは
平面図、ロはイにおけるＡ−Ａ断面図。第２図
イ，ロ，ハは本発明の第１より第３の実施例を示
す説明図。 １……入力パツド用金属配線、１０……パツド
部、２０……配線部、２……コンタクトホール、
３……多結晶シリコン層（抵抗層）、４，６……
シリコン酸化膜層（酸化膜絶縁層）、５……基板。
平面図、ロはイにおけるＡ−Ａ断面図。第２図
イ，ロ，ハは本発明の第１より第３の実施例を示
す説明図。 １……入力パツド用金属配線、１０……パツド
部、２０……配線部、２……コンタクトホール、
３……多結晶シリコン層（抵抗層）、４，６……
シリコン酸化膜層（酸化膜絶縁層）、５……基板。
Claims (1)
- 【特許請求の範囲】 １ 酸化膜絶縁層を介して配置された抵抗層と、
入力パツド用金属配線を該酸化膜絶縁層のコンタ
クトホールを介して接続した半導体装置におい
て、 前記抵抗層が、少くとも前記入力パツド用金属
配線の周縁輪郭線を含む範囲にわたつて延びてい
る構成を有することを特徴とする半導体装置。 ２ 前記入力パツド用金属配線が、角部を有しな
い輪郭線によつて形成されている特許請求の範囲
の第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16060281A JPS5861655A (ja) | 1981-10-08 | 1981-10-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16060281A JPS5861655A (ja) | 1981-10-08 | 1981-10-08 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5861655A JPS5861655A (ja) | 1983-04-12 |
| JPS64824B2 true JPS64824B2 (ja) | 1989-01-09 |
Family
ID=15718484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16060281A Granted JPS5861655A (ja) | 1981-10-08 | 1981-10-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5861655A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61170048A (ja) * | 1985-01-23 | 1986-07-31 | Nec Corp | 半導体装置 |
| JPH0638466B2 (ja) * | 1986-12-04 | 1994-05-18 | 三菱電機株式会社 | 半導体集積回路装置 |
| JPH02216870A (ja) * | 1989-02-16 | 1990-08-29 | Mitsubishi Electric Corp | 薄膜トランジスタ |
| CN101542039B (zh) * | 2006-11-14 | 2011-12-07 | 可隆科技特有限公司 | 柔性印刷导电织物及其制造方法 |
| JP6500771B2 (ja) | 2015-12-25 | 2019-04-17 | 株式会社オートネットワーク技術研究所 | コネクタ |
-
1981
- 1981-10-08 JP JP16060281A patent/JPS5861655A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5861655A (ja) | 1983-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2638462B2 (ja) | 半導体装置 | |
| JPS64824B2 (ja) | ||
| GB1088795A (en) | Semiconductor devices with low leakage current across junction | |
| EP0087155B1 (en) | Means for preventing the breakdown of an insulation layer in semiconductor devices | |
| JPS61502156A (ja) | モノリシツク集積プレ−ナ半導体装置 | |
| JP2598446B2 (ja) | Ｍｉｓ−ｆｅｔ | |
| JP3185723B2 (ja) | 半導体装置 | |
| JPS61502087A (ja) | モノリシツクに集積されたプレ−ナ半導体装置およびその製造方法 | |
| JP2525558Y2 (ja) | 半導体装置 | |
| JP2881907B2 (ja) | 電力用半導体装置 | |
| JPS6112691Y2 (ja) | ||
| JPH0456469B2 (ja) | ||
| JPH0130301B2 (ja) | ||
| JPS62155548A (ja) | 半導体集積回路の静電保護回路素子 | |
| JPS6112069A (ja) | 半導体装置 | |
| JPS6355871B2 (ja) | ||
| JPS63275158A (ja) | 半導体装置 | |
| JP2680869B2 (ja) | 半導体装置 | |
| JP2710252B2 (ja) | 半導体装置 | |
| JPH0328835B2 (ja) | ||
| JPH0821624B2 (ja) | 半導体装置 | |
| JPH05206441A (ja) | 半導体集積回路装置 | |
| JPS6229911B2 (ja) | ||
| JPS5942467B2 (ja) | ハンドウタイソウチ | |
| JPH04267340A (ja) | 半導体集積回路装置 |