JPS61502087A - モノリシツクに集積されたプレ−ナ半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 モノリシックに集積され九プレーナ半導体装置技術背景 本発明は、主請求範囲の上位概念に記載の半導体装置刀）ら出発する。西独特許 願公開公報第３２２７５３６号明細書から、２つのトランジスタが１つの共通の 基板内にプレーナ技術にＬ９モノリシックに集積されてダーリントントランジス タ回路として構成されている半導体装置が公知である。基板は、この場合、、２ つのトランジスタのコレクタゾーンを形成している。基板の主表面上は、二酸化 シリコンからなるパッシベーション層が存在し、この層は、接点ウィンｒつを除 き上記主表面ヲ覆う。２つのトランジスタのベース−コレクタ接合は、ノξツシ ベーション層上に存在し、カバー電極と称される金属！極にエリ保護されている 。この半導体回路は、さらに、集積ｒヒされた分圧器を備えており、そのタップ は、カッマー電極に接続されている。

力、Ｓ　−を極から出る静電界が、その下側に存在するｐｎ接合における降伏（ ブレークダウン）電圧の影響を与える。分圧器を適当に選択することにより、降 伏電圧の設定調整を予め行なうことができるが、しかしながら、この公知の半導 体装置においては、該降伏電圧は大きい＠度依存注を有している。

発明の利点 これに対して主請求の範囲の特徴部分に記載の構成？有する本発明による半導体 装置は、２つの分圧抵抗器の異なったＰ−ピングにより温度依存性のカバー電極 電位が得られると言う利点を有する。この場合、２つの分圧抵抗器の２−ピング は、それに工って得られる異なった温度係数が降伏電圧の温度依存変ｆヒ全打消 す方向の温度依存電位変ｆヒを生ぜしめるような仕方で行なわれる。半導体装置 の構造に依存し且つ各半導体装置に課せられる要件に鑑みて異なったｔ−ピング は降伏電圧の大きな温度安定性が達成されるように行なわれる。事後的に分圧回 路の補償を可能にするために、分圧回路を短絡することができるツェナーダイオ −Ｐを組込んでおくことができる。

本発明による半導体装置の製造方法は、分圧回路の２つの抵抗器を先ず、弱く２ −ピングされ九半導体材料から形成し、２つの抵抗器のうちの一方を次いでラッ カ層で覆Ａしかる後にイオンインプランテーションにより高いドーピング（不純 物濃度）を有する別の抵抗器を設けることにより実現される。一方の抵抗器のマ スキングもしくは該抵抗器を覆う友めに設けられるラッカ層の代りに、酸「ヒ物 層？使用することもできる。

しかしながら、実験の示すところによれば、覆われるべき抵抗器は特に有利な仕 方でラッカ層で覆うことができることが判つ几。

図面の簡単な説明 以下、本発明全図面全参照して詳細に説明する。図面中、 第１図はｐｈｉ合における降伏電圧を設定するための分圧回路部分を備え７’ｍ ｐｎ接合の部分断面図。

第２図は分圧回路の分圧比の関数としてｐｎ接合における降伏電圧を示す図、そ して 第３図は、集積され友分圧回路を有し本発明に従い導体装置の上面図である。

第１図に示し７ｔｐｎ接合の領域の層は、分圧回路１に接続されてｈる。該分圧 回路は、図示を明瞭にするために外部分圧回路として示しであるが、実際には、 この分圧回路は、第３図に示すように２つの抵抗ス）　ＩＪツブに裏って形成さ れるものである。

図示の半導体装置は、本質的に、ｐ導電型ゾーン３が拡散形成されているｎ−導 電型の基板２がら構成されている。ｐ型ゾーン３の上方には、金属電１１ｊｉ、 ４が設けられておって、この電極は電源Ｕの負極および分圧回路１の第１の分圧 抵抗器Ｒ，１に接続されている。分圧回路１の第２の抵抗器Ｒ２および電源Ｕの 正極は、基板２の下側面に付着されているメタライズ層５に接続されている。分 圧回路１のタップ６に現れる分割電圧は、酸化物層８上に設けられてｐｎ接合な らびに逆方向（阻止）駆動時に現れる空間電荷領域を覆うカバー電極７に印加さ れる。空間電荷は、ｎ−領域（基板２）に対して高い不純物添加量が原因でｐ壁 領域３内には深ぐ広がらず、また、ｎ−領域においては空間電荷は拡散されたｎ ＋ゾーン１０により制限される。絶縁体として働く酸［ヒ物層８上に被着された カッマー電極７により、ｐｎ接合９は、阻止特注が外部影響因子（例えばり囲碁 を有する物質、アルカリイオン、金属粉末１等々）に：り望ましくない仕方で影 響を受けることがないように保護される。

図示の断面には、ダイオ−Ｐま之はトランジスタ回路の一部とすることができる ｐｎ接合が示しである。金属電ちとして構成されているカッマー電極７は層領域 １０に重なる。この領域１０は同時にトランジスタ回路のエミッタ（単数または 複数）となるように拡散されている。図示のｐｎ接合９において実現可能な降伏 電圧ＵＢｒは、シリコン（基板２）の基本−ウピングに加えて、本質的に、二酸 化シリコンからなる酸ｆヒ物層８の厚さお工びカッマー電極７の電位に依存する 。

第２図は１分圧回路１の分圧比Ｒ１／Ｒ１４４２の、関数として降伏電圧ＵＢｒ の依存性ヲ示す。図において、Ｕｌはカバー電極７を、抵抗器Ｒ１ｉ介在接続す ることなく直接ｐ領域もしくはシー７３に接続し之場合に得られるｐｎ接合９に おける降伏電圧を表す。この例においては、降伏電圧は、カバー電極７を用いな いで実現可能は降伏電圧よ゛りも明らかに小さい。抵抗器Ｒ２を短絡した場合に は、降伏電圧Ｕ２が得られる。

破線は、高温度の場合に生ずる工うな降伏電圧の立上り縁を表すうここで、異な つｆｃ温度係殻を有する２つの抵抗器Ｒ，１お工びＲ２’ｉｉ用いれば、降伏電 圧の温度依存性は補償される。異なったレベルのＰつぎングＶＣより、第１の抵 抗器Ｒ１の＠度係数は例えば６・１０　’／にとし、そして第２の抵抗器Ｒ２の ＠度係数は８・１０−３／にとすることができる。したがって、第２図に示した 曲線の左側の分岐もしくは脚に対しては次の関係が当嵌る。

（ＪＢ、　＝　０１　（Ｒ］、／Ｒ２＋１　）（Ｊｌ（２５℃）＝２００　Ｖ　 、　ＦＬＩ／Ｒ２（２５℃）＝１で、［Ｊｌ（１２５℃）＝２１２Ｖとすると、 ＵＢｒ（２５ｔ？、）＝４００Ｖとなり、１２５℃の温度では、１’Ｌ２（１２ ５℃）＝　１．Ｆｌ・Ｒ２（２５℃）ＦＬＩ　（１２５℃）＝　１．６・ＦＬｌ （２５℃）で、［，１８ｒ（１２５℃）＝＝４ＱＱｖである。

このように、適当な一つビングによって、降伏電圧の所望の温度安定化が実現さ れる。

第３図に示した実施例は、分圧回路部分１をモノリフツクに集積する仕方を図解 する図である。分圧器１は、２つの拡散された長手方向に延びるｐ導電型のゾー ンから構成されており、これらゾーンが抵抗器Ｒ１およびＲ２１に形成する。分 圧回路ｌには、ｎ十型にＰラブされた阻止ストリップｌＯが隣接して設けられて いる。この阻止ストリップ１０は、分圧回路１とｐ型ゾーン】１との間に位置す る。なおｐ型ゾーン１１は２つのトランジスタＴＩお工びＴ２のベース領域を形 成するものである。阻止ストリップ１０は、分圧回路部分１とｐｎ接合９との間 に空間電荷を越える阻止電圧を印加した場合に発生し得る電気的接続を阻止する 作用？なす。

カバー電極７の境界は、破線１２卦工び１３で示されている。分圧回路１のタッ プ６を形成する接触ウィンｒつ１４には、カッζ−電柩７が電気的に接続されて いる。

２つの抵抗器Ｒ１およびＲ２は、先ず、弱くドウプされた半導体材料から形成し 、付加的に、高いＰラビングを用いてイオンインプランテーションにより抵抗Ｆ Ｌ１ｉ設けることができる。抵抗Ｒ２は、イオンインプランテーションを行う前 に、ラッカ層で覆っておくことができる。

異なったレベルの？ラビングにエリ、２つの抵抗器Ｒ１，Ｒ２に対して例えば第 ２図と関連して上に述べたような値を有することができる異なった温度係数が得 られる。

第３図に示し几半導体装置の残りの構造は、それ自体公知で６Ｄ、既述の西独特 許願公開公報第３２２７５３６号明細書に詳しく説明されている。

国際調を報告 Ａｌ’ＪＮＥＸＴｏ’＝−、＝ｒ：ＪＴＥＲ＞ＩＡＴ工ＣＮＡＬＳＥ、”＋ＲＣ ＭＲＥ？ＯＲフコ。Ｎ

Claims (3)

【特許請求の範囲】
1. １．所定の導電型を有する基板と該基板に拡散されて反対の導電型を有するゾー ンとにより形成された少なくとも１つのｐｎ接合と、パツシペーシヨン層上に設 けられて逆方向作動の際に現われる空間電荷領域を覆うカバー電極と、第１およ び第２の集積抵抗から構成されてｐｎ接合に並列に接続され且つ前記カバー電極 と接続されたタップを有する分圧器とを備えたモノリシック集積プレーナ半導体 装置において、２つの抵抗器（Ｒ１，Ｒ２）が、前記カバー電極（７）に印加さ れる温度依存性の電圧により前記ｐｎ接合（９）に現われる降伏電圧（ＵＢｒ） が大きく温度安定化されるように、異なつた高さの程度のドーピング、したがっ てその抵抗値に関し異なつた温度係数を有していることを特徴とするモノリシッ ク集積プレーナ半導体装置。
2. ２．降伏電圧ＵＢｒを補償するために、付加的な補償要素、例えばツエナーダイ オードまたは短絡ブリツジが分圧回路（１）と共に集積化されている請求範囲第 １項記載半導体装置。
3. ３．分圧器（１）の２つの抵抗器（Ｒ１，Ｒ２）を先ず、弱くドープされた半導 体材料から形成し、次いで前記抵抗器の一方（Ｒ２）をラッカ層で覆い、しかる 後にイオンインプランテーションにより他方の抵抗器（Ｒ１）に比較的に高い程 度のドーピングを与えることを特徴とする請求範囲第１項記載の半導体装置の製 造方法。