JPS5942467B2 - ハンドウタイソウチ - Google Patents
ハンドウタイソウチInfo
- Publication number
- JPS5942467B2 JPS5942467B2 JP14165375A JP14165375A JPS5942467B2 JP S5942467 B2 JPS5942467 B2 JP S5942467B2 JP 14165375 A JP14165375 A JP 14165375A JP 14165375 A JP14165375 A JP 14165375A JP S5942467 B2 JPS5942467 B2 JP S5942467B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- source
- electrode
- drain
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
この発明は絶縁ゲート電号効果トランジスタに関するも
のである。
のである。
従来のオフセット形高耐圧ＭＯＳトランジスの断面構造
を第１図に示す。
を第１図に示す。
１は半導体基板、２はドレイン、４はソース、５はゲー
ト電極で、６はＳｉＯ２膜である。
ト電極で、６はＳｉＯ２膜である。
１、８は各々ドレインおよびソース電極であり、３は高
耐圧化を達成するための、ドレインと同一導電形を有す
る高抵抗層である。
耐圧化を達成するための、ドレインと同一導電形を有す
る高抵抗層である。
第１図においてドレインに電圧を印加したときの等ポテ
ンシャル線を第２図に示す。第２図ａはオフセット部１
５にこぽれ電荷がないとき、ｂはソース、ドレイン電極
間全面にこぼれ電荷があるとき、ｃはドレイン電極側の
１部分にある場合である。ここで同図中点線で示したポ
テンシャルＶａの等電位線に着目するとｂ図ではａ図よ
りもゲート電極側に接近しているため、最も電界集中の
はげしいゲート電極直下の電界が強くなつている。した
がつてｂはａよりも耐圧が低くなる。しかしｃのように
こぽれ電荷が部分的にあつても、こぼれ電荷による電界
が、ゲート端付近に及ばなければ耐圧の低下を起さない
。この限界の状態は、等ポテンシャル線がゲート電極端
付近で垂直になつている場合で、かつＳｉＯ２中の等ポ
テンシャル線が半径ｔｌの円形になると近似する。つま
りゲート端から距離１１の点の電位が、降伏状態を与え
る電圧Ｖｃ以下となつていればよい。但しｔｌΣ１１で
６１は絶縁膜の厚さである。
ンシャル線を第２図に示す。第２図ａはオフセット部１
５にこぽれ電荷がないとき、ｂはソース、ドレイン電極
間全面にこぼれ電荷があるとき、ｃはドレイン電極側の
１部分にある場合である。ここで同図中点線で示したポ
テンシャルＶａの等電位線に着目するとｂ図ではａ図よ
りもゲート電極側に接近しているため、最も電界集中の
はげしいゲート電極直下の電界が強くなつている。した
がつてｂはａよりも耐圧が低くなる。しかしｃのように
こぽれ電荷が部分的にあつても、こぼれ電荷による電界
が、ゲート端付近に及ばなければ耐圧の低下を起さない
。この限界の状態は、等ポテンシャル線がゲート電極端
付近で垂直になつている場合で、かつＳｉＯ２中の等ポ
テンシャル線が半径ｔｌの円形になると近似する。つま
りゲート端から距離１１の点の電位が、降伏状態を与え
る電圧Ｖｃ以下となつていればよい。但しｔｌΣ１１で
６１は絶縁膜の厚さである。
したがつて、ゲート電極端より１１の距離だけこぽれ電
荷がなければ、ドレイン耐圧の低下が防げる。以上の考
察から、ゲート電極端からｌ、の距離だけソース電極で
被覆すれば、ゲート電極付近はこぼれ電荷の影響を受け
ずにドレイン耐圧の低下が防げる。以上述べたように本
発明は、ゲート電極を、ソース電極下に形成し、少くと
も絶縁膜の厚さと等しい距離だけ内側に配置することに
よりドレイン耐圧の低下を生じない高耐圧ＭＯＳＦＥＴ
である。
荷がなければ、ドレイン耐圧の低下が防げる。以上の考
察から、ゲート電極端からｌ、の距離だけソース電極で
被覆すれば、ゲート電極付近はこぼれ電荷の影響を受け
ずにドレイン耐圧の低下が防げる。以上述べたように本
発明は、ゲート電極を、ソース電極下に形成し、少くと
も絶縁膜の厚さと等しい距離だけ内側に配置することに
よりドレイン耐圧の低下を生じない高耐圧ＭＯＳＦＥＴ
である。
更に後述する如く、ソース領域と同一導電型で且ドレイ
ン領域よりソース領域側に伸びた低濃度不純物領域の一
部がソース電極より外部に存することが肝要である。本
構造では電極の許容電流値を同程度としながら電極の利
用率が向土する。この点は実用上極めて重要である。以
下本発明を実施例により説明する。
ン領域よりソース領域側に伸びた低濃度不純物領域の一
部がソース電極より外部に存することが肝要である。本
構造では電極の許容電流値を同程度としながら電極の利
用率が向土する。この点は実用上極めて重要である。以
下本発明を実施例により説明する。
第３図はこの発明によるＭＯＳＦＥＴの断面図である。
１はｎ形Ｓｌ基板、２はドレイン領域、３は低不純物濃
度領域、４はソース領域、５はゲート電極である。
度領域、４はソース領域、５はゲート電極である。
６はＳｉＯ２膜、７はドレイン電極、９はソース電極で
ある。
ある。
製法は従来のものとほとんど同じ工程でつくることがで
きる。しかしソース電極９は絶縁物を介して、ゲート電
極５上にまで延びており、こぼれ電荷の影響をなくして
いる。またこの方式でソース、ドレイン電極構造がスト
ライプ状のものでは、１１の値が２μ程度と小さくても
よいから、ソース電極幅は３０μに選んでいる本構造で
は、１１を入れたことによるソース電極幅の増加は少な
い。本発明で採用した電極パターンの１部を第４図に示
す。第４図において、１０，１２はドレイン電極、１１
はソース電極、１３はゲート電極である。ここで，ソー
ス、ドレイン電極幅が等しく１３＝３０μとなつている
。また両者の間隔１２は最小加工寸法５μとなつている
。大電流素子などの場合、電極の許容電流値を同程度と
すれば、電極の利用率はよくなる。
きる。しかしソース電極９は絶縁物を介して、ゲート電
極５上にまで延びており、こぼれ電荷の影響をなくして
いる。またこの方式でソース、ドレイン電極構造がスト
ライプ状のものでは、１１の値が２μ程度と小さくても
よいから、ソース電極幅は３０μに選んでいる本構造で
は、１１を入れたことによるソース電極幅の増加は少な
い。本発明で採用した電極パターンの１部を第４図に示
す。第４図において、１０，１２はドレイン電極、１１
はソース電極、１３はゲート電極である。ここで，ソー
ス、ドレイン電極幅が等しく１３＝３０μとなつている
。また両者の間隔１２は最小加工寸法５μとなつている
。大電流素子などの場合、電極の許容電流値を同程度と
すれば、電極の利用率はよくなる。
オフセツト部全部をソース電極で覆うものは、ソース電
極幅がドレイン電極幅よりも大きくなり、チツプの利用
率は低くなつてしまう。本発明の素子の高温、高湿試験
では、ドレイン耐圧の低下を起すものが少なく、従来素
子よりも改善されていることが確められた。
極幅がドレイン電極幅よりも大きくなり、チツプの利用
率は低くなつてしまう。本発明の素子の高温、高湿試験
では、ドレイン耐圧の低下を起すものが少なく、従来素
子よりも改善されていることが確められた。
以上述べたように、本発明によればオフセツトゲート構
造の耐圧低下を防ぐだけでなく、大電流素子のチツプ利
用率を高めることもできる。
造の耐圧低下を防ぐだけでなく、大電流素子のチツプ利
用率を高めることもできる。
第１図は従来のオフセツト構造ＭＯＳＦＥＴの断面構造
を示す図、第２図はドレイン電圧を印加した場合のポテ
ンシヤル分布図を示し、第３図は本発明による実施例を
示した断面図、第４図は本発明の実施例による素子の電
極パターンの１部分を示したものである。 １・・・・・・半導体基板、２・・・・・・ドレイン領
域、３・・・・・・低不純物濃度領域、４・・・・・・
ソース領域、５・・・・・・ゲート、６・・・・・・絶
縁膜、７・・・・・・ドレイン電極、９・・・・・・ソ
ース電極を加入する。
を示す図、第２図はドレイン電圧を印加した場合のポテ
ンシヤル分布図を示し、第３図は本発明による実施例を
示した断面図、第４図は本発明の実施例による素子の電
極パターンの１部分を示したものである。 １・・・・・・半導体基板、２・・・・・・ドレイン領
域、３・・・・・・低不純物濃度領域、４・・・・・・
ソース領域、５・・・・・・ゲート、６・・・・・・絶
縁膜、７・・・・・・ドレイン電極、９・・・・・・ソ
ース電極を加入する。
Claims (1)
- １ 半導体基板にソース領域、ドレイン領域、当該ソー
ス領域と同一導電型で且ドレイン領域よりソース領域側
に伸びた低濃度不純物領域、前記ソース領域および前記
ドレイン領域の中間領域の上部に絶縁膜を介してゲート
電極を有し、前記ソース領域より延在するソース電極は
絶縁膜を介して前記ゲート電極上部に延在し、かつドレ
イン領域側のゲート電極端は、少くとも、前記延在する
ソース電極の端部と前記半導体基板表面とで決まる距離
以上、前記ソース電極端よりも内側にはいつており、且
前記低濃度不純物領域の一部は前記延在するソース電極
より外部に在することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14165375A JPS5942467B2 (ja) | 1975-11-28 | 1975-11-28 | ハンドウタイソウチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14165375A JPS5942467B2 (ja) | 1975-11-28 | 1975-11-28 | ハンドウタイソウチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5265682A JPS5265682A (en) | 1977-05-31 |
| JPS5942467B2 true JPS5942467B2 (ja) | 1984-10-15 |
Family
ID=15297038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14165375A Expired JPS5942467B2 (ja) | 1975-11-28 | 1975-11-28 | ハンドウタイソウチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5942467B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5368581A (en) * | 1976-12-01 | 1978-06-19 | Hitachi Ltd | Semiconductor device |
| DE3220250A1 (de) * | 1982-05-28 | 1983-12-01 | Siemens AG, 1000 Berlin und 8000 München | Halbleiterbauelement mit planarstruktur |
-
1975
- 1975-11-28 JP JP14165375A patent/JPS5942467B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5265682A (en) | 1977-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4172260A (en) | Insulated gate field effect transistor with source field shield extending over multiple region channel | |
| JP4797225B2 (ja) | 半導体装置 | |
| US4686551A (en) | MOS transistor | |
| US3936857A (en) | Insulated gate field effect transistor having high transconductance | |
| JPH0582070B2 (ja) | ||
| US3999212A (en) | Field effect semiconductor device having a protective diode | |
| JPH02290077A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPS5638867A (en) | Insulated gate type field effect transistor | |
| JPS6350871B2 (ja) | ||
| US4584593A (en) | Insulated-gate field-effect transistor (IGFET) with charge carrier injection | |
| GB1088795A (en) | Semiconductor devices with low leakage current across junction | |
| JPS5942467B2 (ja) | ハンドウタイソウチ | |
| JPS6267871A (ja) | 半導体装置 | |
| JP3349029B2 (ja) | 半導体装置 | |
| JPH02110976A (ja) | 絶縁ゲート型半導体装置 | |
| JPS64824B2 (ja) | ||
| JPS629228B2 (ja) | ||
| JPH04125970A (ja) | ダブルゲート高耐圧薄膜トランジスタ | |
| JPH02153570A (ja) | 半導体素子 | |
| JP2973450B2 (ja) | 半導体装置 | |
| JPS6350872B2 (ja) | ||
| JP2916158B2 (ja) | 導電変調型ｍｏｓｆｅｔ | |
| JPS5874081A (ja) | 半導体装置 | |
| JPS60124863A (ja) | Ｍｏｓ集積回路装置 | |
| JPS62291121A (ja) | プレ−ナ型半導体装置 |