JPS629228B2 - - Google Patents
Info
- Publication number
- JPS629228B2 JPS629228B2 JP55082486A JP8248680A JPS629228B2 JP S629228 B2 JPS629228 B2 JP S629228B2 JP 55082486 A JP55082486 A JP 55082486A JP 8248680 A JP8248680 A JP 8248680A JP S629228 B2 JPS629228 B2 JP S629228B2
- Authority
- JP
- Japan
- Prior art keywords
- mosfet
- input
- gate
- drain
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 4
- 230000005669 field effect Effects 0.000 claims description 2
- 239000000758 substrate Substances 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 description 9
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
Description
【発明の詳細な説明】
本発明は半導体装置の入力保護装置に関する。
入力保護装置の一部に絶縁ゲート型電界効果ト
ランジスタ、例えばMOSFETを使用する公知の
技術では、MOSFETのゲート電位を接地しその
ドレイン耐圧以上の入力サージをクランプする方
式である。この方式は早い入力サージにも十分速
く応答し効果的であるので多くの集積回路装置で
常用されている。
ランジスタ、例えばMOSFETを使用する公知の
技術では、MOSFETのゲート電位を接地しその
ドレイン耐圧以上の入力サージをクランプする方
式である。この方式は早い入力サージにも十分速
く応答し効果的であるので多くの集積回路装置で
常用されている。
しかしながら最近よく用いられる様になつてき
た選択酸化技術で構成されたMOSFETをこの入
力保護装置として使用する時そのMOSFETが入
力サージにより劣化させられると言う現象が見い
出された、即ち保護装置自体が入力サージにより
壊れると言う事である。
た選択酸化技術で構成されたMOSFETをこの入
力保護装置として使用する時そのMOSFETが入
力サージにより劣化させられると言う現象が見い
出された、即ち保護装置自体が入力サージにより
壊れると言う事である。
この原因は調査の結果選択酸化技術にある事が
判明した。即ち選択酸化法にて成長させられた厚
いフイルド酸化膜の端部は応力による結晶欠陥等
が多く、又ホワイトリボン等で公知な様にゲート
絶縁膜中の欠陥発生も多い。加えて寄生MOS効
果防止用のチヤネルストツパ用の高濃度不純物領
域が自己整合でつくられる為常にフイルド酸化膜
端よりゲート方向に侵入している。MOSFETの
ドレイン耐圧は一般にゲート絶縁膜厚、ゲート電
位そしてゲート膜下の基板不純物濃度等によつて
決められる事が知られている。従つて選択酸化技
術で構成されたMOSFETの場合、チヤンネルス
トツパー用の不純物高濃層がゲート膜下に入るの
でこの部分のドレイン耐圧が低下してしまうので
ある。それ故入力サージが印加されるとまずこの
部分が降伏電流を流しはじめる。しかもこの降伏
はゲート電極とフイルド酸化膜の交点と言うドレ
インの極所で発生するので電流密度が必然的に高
くなり、公知の発熱や電荷注入による接合劣化の
誘因となつてしまうのである。これを防ぐために
はチヤネルストツパーを酸化膜端より離せばいい
がこれを別工程で行うと選択酸化技術の自己整合
効果が失れてしまうので望しくない。
判明した。即ち選択酸化法にて成長させられた厚
いフイルド酸化膜の端部は応力による結晶欠陥等
が多く、又ホワイトリボン等で公知な様にゲート
絶縁膜中の欠陥発生も多い。加えて寄生MOS効
果防止用のチヤネルストツパ用の高濃度不純物領
域が自己整合でつくられる為常にフイルド酸化膜
端よりゲート方向に侵入している。MOSFETの
ドレイン耐圧は一般にゲート絶縁膜厚、ゲート電
位そしてゲート膜下の基板不純物濃度等によつて
決められる事が知られている。従つて選択酸化技
術で構成されたMOSFETの場合、チヤンネルス
トツパー用の不純物高濃層がゲート膜下に入るの
でこの部分のドレイン耐圧が低下してしまうので
ある。それ故入力サージが印加されるとまずこの
部分が降伏電流を流しはじめる。しかもこの降伏
はゲート電極とフイルド酸化膜の交点と言うドレ
インの極所で発生するので電流密度が必然的に高
くなり、公知の発熱や電荷注入による接合劣化の
誘因となつてしまうのである。これを防ぐために
はチヤネルストツパーを酸化膜端より離せばいい
がこれを別工程で行うと選択酸化技術の自己整合
効果が失れてしまうので望しくない。
本発明は在来技術の何ら変更もなく容易に製造
できる安全な入力保護装置の構造を提供するもの
である。
できる安全な入力保護装置の構造を提供するもの
である。
本発明によれば、半導体主表面上に構成された
埋め込まれた絶縁膜を有し、且つ自己整合型のゲ
ート電極を有するMOSFETを一部として使用し
ている入力保護装置において、入力が接続されて
いるMOSFETのドレイン領域の全周をその
MOSFETのゲート電極により取り囲れている
MOSFETを具備する入力保護装置が得られる。
埋め込まれた絶縁膜を有し、且つ自己整合型のゲ
ート電極を有するMOSFETを一部として使用し
ている入力保護装置において、入力が接続されて
いるMOSFETのドレイン領域の全周をその
MOSFETのゲート電極により取り囲れている
MOSFETを具備する入力保護装置が得られる。
第１図は在来の入力保護用MOSFETであり、
第２図はその等価回路である。即ち、１０１の節
点を通して入力サージが１１１の抵抗を介して、
１０９のMOSFETのドレインに印加される。１
１０のMOSFETのゲート絶縁耐圧は一般に１０
９のMOSFETのドレイン耐圧よりも十分に大き
いので、１１０のMOSFETのゲート膜には１０
９のMOSFETのドレイン耐圧分しか印加されな
い事になり、１１０のMOSFETのゲートは破壊
される事はない。しかし前述した様な効果により
１０９のMOSFETのドレイン耐圧が劣化してし
まうと見かけ上は１１０のMOSFETのゲート膜
が破壊されたのと同じ事になつてしまうのであ
る。
第２図はその等価回路である。即ち、１０１の節
点を通して入力サージが１１１の抵抗を介して、
１０９のMOSFETのドレインに印加される。１
１０のMOSFETのゲート絶縁耐圧は一般に１０
９のMOSFETのドレイン耐圧よりも十分に大き
いので、１１０のMOSFETのゲート膜には１０
９のMOSFETのドレイン耐圧分しか印加されな
い事になり、１１０のMOSFETのゲートは破壊
される事はない。しかし前述した様な効果により
１０９のMOSFETのドレイン耐圧が劣化してし
まうと見かけ上は１１０のMOSFETのゲート膜
が破壊されたのと同じ事になつてしまうのであ
る。
本発明の実施例を第３図に示す。即ち１０４の
ドレイン領域は１０７のゲート電極に完全におお
われて１００のフイルド酸化膜端とは分離されて
いるので、ドレイン耐圧を決定するパラメーター
は従来のMOSFETとは異り一様であり、ドレイ
ン領域全周にわたり、チヤネルストツパーとの接
触がなく耐圧が一定になるので入力サージが印加
された時には均等な降伏電流が得られる。従つて
前述した様な接合劣化は生じないし、しかも本来
のゲート保護機能を失うものでもない事は明白で
ある。今まで入力ゲート保護についてのみ記述し
たが、出力MOSFETでも本発明を適用する事で
保護する事が可能である。即ち、この場合保護用
MOSFETのゲートを出力MOSFETのゲートで代
用すれば良いのである。前記した如く本発明を適
用する事でMOSICの信頼性が著しく向上するも
のである。
ドレイン領域は１０７のゲート電極に完全におお
われて１００のフイルド酸化膜端とは分離されて
いるので、ドレイン耐圧を決定するパラメーター
は従来のMOSFETとは異り一様であり、ドレイ
ン領域全周にわたり、チヤネルストツパーとの接
触がなく耐圧が一定になるので入力サージが印加
された時には均等な降伏電流が得られる。従つて
前述した様な接合劣化は生じないし、しかも本来
のゲート保護機能を失うものでもない事は明白で
ある。今まで入力ゲート保護についてのみ記述し
たが、出力MOSFETでも本発明を適用する事で
保護する事が可能である。即ち、この場合保護用
MOSFETのゲートを出力MOSFETのゲートで代
用すれば良いのである。前記した如く本発明を適
用する事でMOSICの信頼性が著しく向上するも
のである。
第１図は従来の入力保護用MOSFETの平面図
であり、第２図はその等価回路である。第３図は
本発明による入力保護用MOSFETの平面図であ
る。各図において、 １００……フイルド酸化膜、１０１……入力ア
ルミ配線、１０２……内部MOSFETゲートへの
配線アルミ、１０３……GNDアルミ線、１０
４，１０５……入力保護用MOSFETのドレイ
ン、ソース、１０６……コンタクト孔、１０７…
…多結晶シリコンゲート電極、１０８……入力端
子、１０９……保護用MOSFET、１１０……入
力MOSFET、１１１……拡散層抵抗である。
であり、第２図はその等価回路である。第３図は
本発明による入力保護用MOSFETの平面図であ
る。各図において、 １００……フイルド酸化膜、１０１……入力ア
ルミ配線、１０２……内部MOSFETゲートへの
配線アルミ、１０３……GNDアルミ線、１０
４，１０５……入力保護用MOSFETのドレイ
ン、ソース、１０６……コンタクト孔、１０７…
…多結晶シリコンゲート電極、１０８……入力端
子、１０９……保護用MOSFET、１１０……入
力MOSFET、１１１……拡散層抵抗である。
Claims (1)
- １ 半導体基板の表面上に形成された絶縁膜を有
し且つ自己整合型のゲート電極を有する絶縁ゲー
ト型電界効果トランジスタを有する入力保護装置
において、入力が接続されているトランジスタの
ドレイン領域の全周を該トランジスタのゲート電
極により取り囲むようにしたことを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8248680A JPS577970A (en) | 1980-06-18 | 1980-06-18 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8248680A JPS577970A (en) | 1980-06-18 | 1980-06-18 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS577970A JPS577970A (en) | 1982-01-16 |
| JPS629228B2 true JPS629228B2 (ja) | 1987-02-27 |
Family
ID=13775831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8248680A Granted JPS577970A (en) | 1980-06-18 | 1980-06-18 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS577970A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01139214U (ja) * | 1988-03-16 | 1989-09-22 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60211866A (ja) * | 1984-04-05 | 1985-10-24 | Mitsubishi Electric Corp | 半導体集積回路 |
| JPS63202056A (ja) * | 1987-02-18 | 1988-08-22 | Toshiba Corp | 半導体集積回路 |
| JPH08569B2 (ja) * | 1991-10-21 | 1996-01-10 | 株式会社ヤマガタグラビヤ | マット状商品の包装方法 |
| JPH05341615A (ja) * | 1992-04-07 | 1993-12-24 | Fuji Xerox Co Ltd | カラー画像記録方法及びその装置並びに現像方法及びその装置 |
-
1980
- 1980-06-18 JP JP8248680A patent/JPS577970A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01139214U (ja) * | 1988-03-16 | 1989-09-22 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS577970A (en) | 1982-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0151070B2 (ja) | ||
| JP3041043B2 (ja) | パワーｍｏｓｆｅｔトランジスタ回路 | |
| JPH0244150B2 (ja) | ||
| JPS629228B2 (ja) | ||
| JPS6354762A (ja) | 半導体集積回路装置 | |
| JPS6057673A (ja) | Ｍｏｓ型半導体装置 | |
| JP2755619B2 (ja) | 絶縁ゲート型半導体装置 | |
| JPH06349852A (ja) | Ｍｏｓ型電界効果トランジスタ | |
| JP2748938B2 (ja) | 半導体集積回路装置 | |
| JPH0646662B2 (ja) | 半導体装置 | |
| JPS6359257B2 (ja) | ||
| JPS61214576A (ja) | 半導体装置 | |
| JP3424146B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6321341B2 (ja) | ||
| JPS626660B2 (ja) | ||
| JPS6053070A (ja) | Ｍｏｓ−ｆｅｔ集積回路装置 | |
| JP3426521B2 (ja) | 半導体装置 | |
| US4872045A (en) | Input protection device for C-MOS device | |
| SU1762342A1 (ru) | МДП-транзистор | |
| JPS627710B2 (ja) | ||
| JPS63283071A (ja) | 半導体装置 | |
| JP3033251B2 (ja) | 半導体装置 | |
| JPS6199365A (ja) | 半導体集積回路装置 | |
| JP3119914B2 (ja) | 半導体装置 | |
| JPS5858747A (ja) | Ｍｏｓ型半導体集積回路 |