SU1762342A1 - МДП-транзистор - Google Patents
МДП-транзистор Download PDFInfo
- Publication number
- SU1762342A1 SU1762342A1 SU904782967A SU4782967A SU1762342A1 SU 1762342 A1 SU1762342 A1 SU 1762342A1 SU 904782967 A SU904782967 A SU 904782967A SU 4782967 A SU4782967 A SU 4782967A SU 1762342 A1 SU1762342 A1 SU 1762342A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- layer
- control gate
- dielectric layer
- gate
- dielectric
- Prior art date
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Использование: изобретение примен ют в оперативных и посто нных запоминающих устройствах, например БИС, СБИС, в которых обеспечивают надежность работы за счет исключени пробо подзатворного диэлектрика. Сущность изобретени : расположенный между двум управл ющими электродами полевого транзистора маскирующий слой имеет толщину не более 20 нм, и расположен над областью канала, первый управл ющий электрод легирован до концентрации 1016-1018 . 1 з.п. ф-лы, 1 ил,
Description
Изобретение относитс к полупроводниковым устройствам, а именно, к МДП- транзисторам, имеющим широкое применение в вычислительной технике, например , в оперативных и посто нных запоминающих устройствах. БИС, СБИС.
Известен МДП-транзистор, который включает полупроводниковую подложку первого типа проводимости, в приповерхностном слое которой расположены стокова и истокова диффузионные области. Между стоковой и истоковой диффузионными област ми расположен первый диэлектрический слой (подзатворный диэлектрик), на поверхности которого расположен первый управл ющий затвор из первого сло поликристаллического кремни . На поверхности первого управл ющего затвора расположен второй диэлектрический слой. На поверхности второго диэлектрического сло в местах разделени элементов расположен второй управл ющий затвор из второго сло поликристаллического кремни . Первый управл ющий затвор служит обычным затвором МДП-транзистора. На второй управл ющий затвор подан посто нный потенциал (отрицательный относительно подложки), который обеспечивает изол цию между элементами интегральной схемы, использующей эту конструкцию МДП-транзисторов, т.е. исключает утечки на поверхности полупроводниковой подложки.
Известен МДП-транзистор, который включает полупроводниковую подложку первого типа проводимости, в приповерхностной области которой расположены стокова и истокова диффузионные области второго типа проводимости. На поверхности полупроводниковой подложки расположен первый диэлектрический слой (подзатворный диэлектрик), на поверхности которого расположен первый управл ющий затвор из первого сло поликристаллического кремни . В первом управл ющем затворе выполнена узка щель. На поверхности управл ющего затвора и его боковых
(/)
С
VI о ю со ю
поверхност х в щели расположен второй диэлектрический слой. На поверхности второго диэлектрического сло и в щели расположен второй управл ющий затвор из второго сло поликремни , Конструкци обеспечивает изол цию первого управл ющего затвора от второго вторым диэлектрическим слоем. Оба управл ющих затвора вл ютс независимыми. На первый управл ющий затвор подают посто нный положительный потенциал, под действием которого обеспечиваетс инверси поверхности полупроводниковой подложки и обеспечиваетс минимальна длина канала МДП-транзистора. Второй управл ющий затвор выполн ет роль затвора МДП-транзистора .
Наиболее близким к изобретению вл етс конструкци МДП-транзистора, затвор которого состоит из двух слоев поликристаллического кремни , разделенных изолирующим слоем.
МДП-транзистор содержит полупроводниковую подложку первого типа проводимости , на поверхности которой расположены стокова и истокова диффузионные области второго типа проводимости . На части полупроводниковой подложки расположен первый диэлектрический слой и между стоковой и истоковой диффузионными област ми - второй диэлектрический слой (подзатворный диэлектрик). На поверхности второго диэлектрического сло и над частью стоковой и истоковой диффузионными област ми расположен первый управл ющий затвор из первого сло поликристаллического кремни , на части поверхности которого расположен маскирующий слой, выполненный из двуокиси кремни . На поверхности маскирующего сло расположен второй управл ющий затвор из второго сло поликристаллического кремни . Маскирующий слой и второй управл ющий затвор расположены в углублении первого управл ющего затвора, образованного ступенькой первого диэлектрического сло . На поверхности первого диэлектрического сло , управл ющих затворов расположен третий диэлектрический слой, в котором над област ми стока, истока и первого управл ющего затвора выполнены отверсти , На поверхности третьего диэлектрического сло и в отверсти х расположены металлические электроды. Конструкци обеспечивает предотвращение разрывов металлических шин за счет сглаживани рельефа поверхности путем заполнени углублени в первом управл ющем затворе из первого сло поликристаллического кремни , созданного рельефом первого диэлектрического сло , вторым слоем поликристаллического кремни .
В известной конструкции МДП-транзистора роль затвора выполн ет первый управл ющий затвор, на который и подают управл ющий сигнал. Второй управл ющий затвор служит только дл обеспечени гладкой поверхности затвора, что по сути дела, и исключает разрывы металлических шин.
Все указанные выше аналоги и прототип обладают низкой надежностью работы из-за пробо подзатворного диэлектрика в процессе работы МДП-транзистора.
Цель изобретени - повышение надежности работы МДП-транзистора за счет уменьшени веро тности пробо подзатворного диэлектрика.
На чертеже представлен поперечный разрез структуры МДП-транзистора.
МДП-транзистор содержит полупроводниковую подложку 1 первого типа проводимости , в приповерхностной области которой расположены стокова и истокова диффузионные области 2 второго типа проводимости . На части поверхности полупроводниковой подложки расположен первый диэлектрический слой 3 и между стоковой и истоковой диффузионными област ми - второй диэлектрический слой 4 (подзатворный диэлектрик). На втором диэлектрическом слое расположен первый управл ющий затвор 5, выполненный из первого сло поликристаллического кремни , легированный фосфором до концентрации 1016-1018 . На поверхности первого управл ющего затвора расположен маскирующий слой 6, толщина которого не превышает 20 нм. На поверхности маскирующего сло расположен второй управл ющий затвор 7 из второго сло поликристаллического кремни , легированный фосфором до ко н центра ции 1019-10 . На поверхности первого диэлектрического сло , второго управл ющего затвора расположен третий диэлектрический слой 8 с отверсти ми к стоковой и истоковой диффузионным област м, второму управл ющему затвору. В отверст х в третьем диэлектрическом слое и части поверхности третьего
диэлектрического сло расположены металлические контакты к стоковой, истоковоР диффузионным област м и второму управл ющему затвору. Основным условием работы МДП-транзистора вл етс обеспечение электрической св зи между первым и вторым управл ющими затворами.
В качестве маскирующего сло могут
быть использованы слои двуокиси кремни
нитрида кремни и т.д., при этом маскирую
щий слой расположен непосредственно над областью канала.
Использование двух управл ющих затворов из поликристаллического кремни и маскирующего сло , обеспечивающего электрическую св зь между первым и вторым управл ющим затворами, позвол ет повысить надежность работы МДП-транзи- стора практически при любой толщине первого диэлектрического сло (подзатворного диэлектрика) вплоть до нескольких дес тков ангстрем путем исключени пробо под- затворного окисла.
Это св зано с тем, что процесс рекристаллизации зависит от концентрации примеси (фосфора) в сло х поликристаллического кремни , при этом скорость рекристаллизации будет больше при больших концентраци х фосфора, соответственно при больших скорост х рекристаллизации будет большее зерно сло поликристаллического кремни . Исходное состо ние перед формированием третьего диэлектрического сло следующее: первый управл ющий затвор из поликристаллического кремни легирован фосфором до концентрации 1016-1018 см З, второй управл ющий затвор легирован фосфором до концентрации 1019-10 . Высока концентраци фосфора во втором управл ющем затворе необходима дл обеспечени низких сопротивлений затворов (либо затворных шин при использовании МДП-транзисторов в СБИС). При высоких температурах (1000- 1100°С) термических операций изготов- лени СБИС, в которых используютс МДП-транзисторы, структуры поликристаллических слоев, из которых выполнены первый и второй затворы, будут измен тьс . Поскольку первый затвор легирован до кон- центрации 1016-1018 , после термических операций (формировани третьего диэлектрического сло ) он будет состо ть из поликристаллического кремни по структуре , близкой к аморфной (т.е. мелкого зерна). Мелкое зерно (или аморфное состо ние) не будет создавать механических напр жений на границе второй диэлектрический слой (подзатворный диэлектрик) - первый управл ющий затвор. В результате этого поверх- ность второго диэлектрического сло (подзатворного диэлектрика) будет подвержена меньшим механическим разрушени м . Кроме того, поскольку концентраци фосфора в первом управл ющем затворе мала, диффузи фосфора из него во второй диэлектрический слой практически отсутствует , т.е. исключаетс легирование подзатворного диэлектрика примесью из первого поликристаллического сло . Легирование
подзатворного диэлектрика может привести к тому, что в нем возникают ловушки, привод щие к захвату зар да в нем и. как следстви , пробои этого окисла.
При легировании первого управл ющего затвора примесью, например, фосфором концентрацией превышающей величину 10 см , термические операции приведут к большой его рекристаллизации, в результате чего на границе раздела первый диэлектрический слой - поликристаллический управл ющий затвор возникают высокие механические напр жени разрушающие поверхность второго диэлектрического сло . В эти структурные нарушени подзатворного диэлектрика из поликристаллического кремни диффундирует фосфор. В результате, как и у известных устройств, произойдут отказы из-за пробо подзатворного диэлектрика в процессе работы МДП- транзистора.
Электрическа св зь между первым и вторым управл ющими затворами осуществл етс за счет того, что маскирующий слой имеет толщину не более 20 нм. Слой двуокиси кремни толщиной 20 нм на поликристаллическом кремнии вл етс туннельно прозрачным за счет наличи шероховатостей поверхности поликристаллического кремни . Таким образом, подача напр жени на второй управл ющий затвор приведет к тому, что электроны туннелируют через маскирующий слой, выравнива при этом потенциал первого и второго управл ющего затвора. Удельное сопротивление маскирующего сло будет значительно уменьшено за счет того, что различна рекристаллизаци первого и второго управл ющего затворов, в результате чего на границе маскирующий слой - второй управл ющий слой возникают высокие механические напр жени , которые разрушают структуру маскирующего сло . Использование маскирующего сло толщиной более 20 нм может привести к отсутствию электрической св зи между затворами, в результате чего возникнет между ними емкостна св зь, снижающа характеристики МДП- транзистора. например крутизна МДП- транзистора значительно уменьшитс
Основна роль маскирующего сло заключаетс в том, чтобы служить маской, исключающей диффузию фссфора из второго управл ющего затвора в первый, тем самым обеспечить в первом управл ющем затворе концентрацию примеси науровне 101 -101 см , втором - 1019-1020 . Такое распределение носителей (или концентрации фосфора) в первом и втором затворах из поликристаллического кремни возможно только при условии , что маскирующий слой обладает коэффициентом диффузии фосфора по крайней мере в 10 раз меньше, чем в поликристаллическом кремнии.
Если коэффициент диффузии фосфора в маскирующем слое больше указанного значени , то при выполнении температурных операций фосфор из второго затвора диффундирует в первый, при этом его концентраци будет одинакова как в первом, так и во втором затворах, тем самым концентраци будет адекватна прототипу со всеми его недостатками, это справедливо и при отсутствии маскирующего сло .
В качестве легирующей примеси в поли- кристаллический кремний, из которого выполнены управл ющие затворы, могут быть использованы элементы как первого, так и второго типа проводимости.
Claims (2)
1. МДП-транзистор, содержащий полупроводниковую подложку первого типа проводимости , в приповерхностном слое которой расположены стокова и истокова диффузионные области второго типа прово- димости, на части поверхности полупроводниковой подложки расположены первый диэлектрический слой, а между стоковой и ис- токовой диффузионными област ми - второй диэлектрический слой, на котором последовательно расположены первый управл ющий затвор, выполненный из первого сло поликристаллического кремни , маскирующий слой и второй управл ющий затвор из второго сло поликристаллического кремни , на поверхности второго управл ющего затвора расположен третий диэлектрический слой с отверсти ми над управл ющим затвором, стоковой и истоковой диффузионными област ми, в отверсти х второго диэлектрического сло расположены металлические электроды, отличающийс тем, что, с целью повышени надежности в работе устройства за счет уменьшени веро тности пробо подзат- ворного диэлектрика, первый управл ющий примесью до концентра- при этом толщина маскирующего сло не превышает 20 нм.
2. МДП-транзистор по п. 1, о т л и ч a torn , и и с тем, что маскирующий слой расположен над областью канала.
затвор легирован ции101б-10Т8см 3
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904782967A SU1762342A1 (ru) | 1990-01-16 | 1990-01-16 | МДП-транзистор |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904782967A SU1762342A1 (ru) | 1990-01-16 | 1990-01-16 | МДП-транзистор |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1762342A1 true SU1762342A1 (ru) | 1992-09-15 |
Family
ID=21491852
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU904782967A SU1762342A1 (ru) | 1990-01-16 | 1990-01-16 | МДП-транзистор |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1762342A1 (ru) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU205193U1 (ru) * | 2021-03-29 | 2021-07-01 | Федеральное государственное бюджетное образовательное учреждение высшего образования «Новгородский государственный университет имени Ярослава Мудрого» | ДМОП транзистор с повышенным пороговым напряжением |
-
1990
- 1990-01-16 SU SU904782967A patent/SU1762342A1/ru active
Non-Patent Citations (1)
Title |
---|
За вка JP № 60-47437, кл. Н01 L 29 29/78, 1985. За вка DE № 2729658, кл. Н01 L 29/78, 1979. За вка JP № 62-199065, кл. Н 01 L 29/78, 1987. * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU205193U1 (ru) * | 2021-03-29 | 2021-07-01 | Федеральное государственное бюджетное образовательное учреждение высшего образования «Новгородский государственный университет имени Ярослава Мудрого» | ДМОП транзистор с повышенным пороговым напряжением |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0452829B1 (en) | Semiconductor device with reduced time-dependent dielectric failures | |
US6080640A (en) | Metal attachment method and structure for attaching substrates at low temperatures | |
US4660062A (en) | Insulated gate transistor having reduced channel length | |
KR960043238A (ko) | 리세스 채널 구조를 갖는 반도체 소자 및 그의 제조방법 | |
US6885048B2 (en) | Transistor-type ferroelectric nonvolatile memory element | |
US5034335A (en) | Method of manufacturing a silicon on insulator (SOI) semiconductor device | |
US5911105A (en) | Flash memory manufacturing method | |
JP3322492B2 (ja) | 半導体装置およびその製造方法 | |
KR20030045633A (ko) | 반도체 장치와 그 제조 방법 | |
JP3060976B2 (ja) | Mosfetおよびその製造方法 | |
JP3386863B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
KR970009054B1 (ko) | 평면구조 모스 트랜지스터 및 그 제조방법 | |
GB2151847A (en) | Semiconductor device with metal silicide layer and fabrication process thereof. | |
US5045966A (en) | Method for forming capacitor using FET process and structure formed by same | |
US6136657A (en) | Method for fabricating a semiconductor device having different gate oxide layers | |
JPH11354756A (ja) | 半導体装置及びその製造方法 | |
KR940001505B1 (ko) | 반도체장치 | |
KR930005203A (ko) | 반도체 장치 및 그 제조방법 | |
SU1762342A1 (ru) | МДП-транзистор | |
JP2000012851A (ja) | 電界効果型トランジスタ及びその製造方法 | |
JP3186041B2 (ja) | Mosfet半導体装置の製造方法 | |
JP2729422B2 (ja) | 半導体装置 | |
KR0170515B1 (ko) | Gold구조를 갖는 반도체장치 및 그의 제조방법 | |
JPH0423834B2 (ru) | ||
JP2950557B2 (ja) | 半導体装置およびその製造方法 |