KR100280547B1 - 디램의 입력패드 - Google Patents

디램의 입력패드 Download PDF

Info

Publication number
KR100280547B1
KR100280547B1 KR1019980063527A KR19980063527A KR100280547B1 KR 100280547 B1 KR100280547 B1 KR 100280547B1 KR 1019980063527 A KR1019980063527 A KR 1019980063527A KR 19980063527 A KR19980063527 A KR 19980063527A KR 100280547 B1 KR100280547 B1 KR 100280547B1
Authority
KR
South Korea
Prior art keywords
resistance
well
input
value
pad
Prior art date
Application number
KR1019980063527A
Other languages
English (en)
Other versions
KR20000046800A (ko
Inventor
장태식
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019980063527A priority Critical patent/KR100280547B1/ko
Publication of KR20000046800A publication Critical patent/KR20000046800A/ko
Application granted granted Critical
Publication of KR100280547B1 publication Critical patent/KR100280547B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/105—Aspects related to pads, pins or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 디램의 입력패드에 관한 것으로, 종래 기술에 있어서 RC 직렬회로 여러 개가 패드와 접지사이에 서로 병렬로 연결되어 있는 구조이기 때문에 이런 구조의 Ri 성분은 각각 저항 값에 의해서만 결정되지 않고 각 저항에 연결된 커패시터 값에 영향을 받아서 결정(즉, 커패시터 값이 큰 커패시터에 직렬로 연결된 R이 Ri에 더 큰 영향을 미친다)되며, 커패시턴스(COXIDE)와 정션 커패시턴스(CJCN)가 직렬로 연결되어 커패시턴스값은 감소하고, 엔-웰 저항(RNWell)과 피-웰 저항(RPWell)에 의해 입력저항은 고정되므로, 입력 패드의 입력저항(Ri)를 낮추기가 어려운 문제점이 있었다. 따라서, 본 고안은 상기와 같은 종래의 문제점을 해결하기 위하여 안출된 것으로, 본딩 스트레스를 받지 않는 부분의 피-웰 위에 형성된 커패시터와 고농도 피타입 도핑 영역의 저항에 의해 입력저항을 조절하여 낮은 입력저항 값을 얻을 수 있으므로, 웰 저항에 영향을 받지 않아 고속 동작 시 신호의 왜곡을 감소시키는 효과가 있다.

Description

디램의 입력패드
본 발명은 디램의 입력패드에 관한 것으로, 특히 다이렉트 램버스 디램과 같은 고속으로 동작하는 제품에 있어서, 입력 저항값(이하 "Ri"라 함)을 감소시켜 고속 동작시 신호의 왜곡을 감소시키는 디램의 입력패드에 관한 것이다.
도 1은 종래 디램의 입력패드 구성을 보인 예시도로서, 이에 도시된 바와 같이 실리콘 기판내에 형성된 피-웰(P-Well)(6)과; 본딩(bonding)을 위한 메탈(metal)(2)과; 실리콘 기판(6)과 상기 메탈(2)을 분리하며 본딩시 충격 완화를 위한 절연막(3)(4)과, 상기 절연막(3)(4) 파괴시 실리콘 웨이퍼(si wafer)와 입력 패드간의 전기적 쇼트(short)를 방지하기 위하여 상기 피-엘내에 형성된 엔-웰(N-Well)(5)과, 입력패드에 인접한 피-웰 바이어스(P-Well bias)를 잡아주는 접지메탈 라인과, 입력패드(2)와 접지(Vss)간 저항의 주 성분인 엔-웰 저항(RN-Well)을 감소시키기 위하여 입력패드의 아래 부위를 고농도 피타입으로 처리하여 엔-웰 저항(RN-Well)성분을 감소시키도록 구성된 것으로, 도 2는 또 다른 종래 디램의 입력패드 구성으로 필드산화막(4)대신 양단에 폭스(FOX)(8)를 설치하고 그 중간단을 고농도 엔타입(N+)(9) 도핑하여 구성되며, 이와 같이 구성된 종래의 동작 과정을 설명하면 다음과 같다.
고속에서 왜곡없이 신호를 전송하기 위해서는 본딩 패드(2)와 엔-웰(5)사이에 커패시턴스(capacitance)( COXIDE )가 존재하고, 또한 입력패드(2)와 접지(VSS)간에는 웰 저항(RN-Well) 및 메탈 배선에 의한 저항( RM )이 존재하므로, 칩 내부의 임피던스(impedance)와 칩 외부의 임피던스간의 매칭(matching)이 중요하다.
상기에서와 같이 종래의 기술에 있어서는 RC 직렬회로 여러 개가 패드와 접지사이에 서로 병렬로 연결되어 있는 구조이기 때문에 이런 구조의 Ri 성분은 각각 저항 값에 의해서만 결정되지 않고 각 저항에 연결된 커패시터 값에 영향을 받아서 결정(즉, 커패시터 값이 큰 커패시터에 직렬로 연결된 R이 Ri에 더 큰 영향을 미친다)되며, 커패시턴스(COXIDE)와 정션 커패시턴스(CJCN)가 직렬로 연결되어 커패시턴스값은 감소하고, 엔-웰 저항(RNWell)과 피-웰 저항(RPWell)에 의해 입력저항은 고정되므로, 입력 패드의 입력저항(Ri)를 낮추기가 어려운 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 본딩 스트레스(stress)를 받지 않는 부분의 고농도 피형 드레인 위에 형성된 커패시터와 상기 고농도 피형의 내부저항에 의해 입력저항값을 조절하여 웰 저항에 영향을 받지 않고 낮은 입력 저항값을 얻을 수 있는 디램의 입력패드를 제공함에 그 목적이 있다.
도 1은 종래 디램의 입력패드 구성을 보인 예시도.
도 2는 또 다른 종래 디램의 입력패드 구성을 보인 예시도.
도 3은 본 발명 디램의 입력패드 구성을 보인 예시도.
도 4 및 도 5는 도 3의 RLC등가회로도.
***도면의 주요 부분에 대한 부호의 설명***
10 : 보호막 20 : 메탈
30,40 : 절연막 50 : 엔-웰
60 : 피-웰 70 : 고농도 피형 드레인
이와 같은 목적을 달성하기 위한 본 발명 디램의 입력패드의 구성은 본딩이 이루어지는 패드 오픈 지역의 아래는 웨이퍼의 형태와 서로 반대되는 웰로 구성되고, 패드에 연결된 배선 층의 아래는 접지에 연결되어 있으며, 상기 웰과 반대되는 형태의 웰 및 후술한 웰과 동일 형태의 액티브를 가지고, 상기의 배선 층과 상기 액티브 사이에 다른 전위의 배선 층을 갖지 않도록 구성한 것을 특징으로 한다.
이하, 본 발명에 따른 일실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도 3은 본 발명 디램의 입력패드 구성을 보인 예시도로서, 이에 도시한 바와 같이 본딩을 위한 메탈(20)과; 실리콘 기판과 상기 메탈(20)을 분리하며 본딩시 충격 완화를 위한 절연막(30)(40)과, 상기 절연막(30)(40) 파괴시 피-웰(60)와 메탈(20)간의 전기적 쇼트를 방지하기 위하여 실리콘 기판내에 형성된 피-웰(60)내에 형성된 엔-웰(50)의 면적을 줄이고 메탈(20)에 인접한 피-웰 바이어스를 잡아주는 접지메탈 라인(VSS)과 연결된 고농도 피형 드레인(70)영역을 늘려 구성하며, 이와 같이 구성한 본 발명에 따른 일실시예의 동작 과정을 첨부한 도 4 및 도 5를 참조하여 설명하면 다음과 같다.
입력패드인 메탈(20)과 접지(VSS)사이의 RLC등가회로는 도 4와 같이 상기 메탈(20)과 접지(VSS)사이에 형성되는 커패시턴스(COX1)와 저항(RNW)과 정션 커패시턴스(CJN) 및 피-웰 저항(RPW)이 직렬 연결되고, 상기 메탈(20)과 접지(VSS) 사이에 병렬로 상기 메탈(20)과 고농도 피형 드레인(P+)간의 커패시턴스값(COX2) 및 피-웰 저항값(RPW)이 직렬 연결되어 구성하므로, 이는 도 5와 같은 RLC등가회로로 등가로 구성할 수 있다.
따라서, 입력 패드의 전체적인 저항값(Ri)은 병렬연결됨에 따라 감소하고, 전체적인 커패시턴스값(Ci)은 증가하게 되므로, 상기 메탈(20)과 피-웰간(60)의 절연성은 향상됨과 아울러 입력저항(Ri)은 감소한다.
즉, 고속에서 왜곡없이 신호를 전송하기 위해서는 상기 입력패드와 웨이퍼간의 존재하는 커패시턴스(Ci)를 증가시키고, 또한 입력패드와 접지간에는 웰 저항(RW) 및 메탈 배선(RM)에 의한 입력 저항(Ri)을 최소화시킨다.
이상에서 설명한 바와 같이 본 발명 디램의 입력패드는 본딩 스트레스를 받지 않는 부분의 피-웰 위에 형성된 커패시터와 고농도 피타입 도핑 영역의 저항에 의해 입력저항을 조절하여 낮은 입력저항 값을 얻을 수 있으므로, 웰 저항에 영향을 받지 않아 고속 동작 시 신호의 왜곡을 감소시키는 효과가 있다.

Claims (1)

  1. 본딩이 이루어지는 패드 오픈 지역의 아래는 웨이퍼의 형태와 서로 반대되는 웰로 구성되고, 패드에 연결된 배선 층의 아래는 접지에 연결되어 있으며, 상기 웰과 반대되는 형태의 웰 및 후술한 웰과 동일 형태의 액티브를 가지고, 상기의 배선 층과 상기 액티브 사이에 다른 전위의 배선 층을 갖지 않도록 구성한 것을 특징으로 하는 디램의 입력패드.
KR1019980063527A 1998-12-31 1998-12-31 디램의 입력패드 KR100280547B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980063527A KR100280547B1 (ko) 1998-12-31 1998-12-31 디램의 입력패드

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980063527A KR100280547B1 (ko) 1998-12-31 1998-12-31 디램의 입력패드

Publications (2)

Publication Number Publication Date
KR20000046800A KR20000046800A (ko) 2000-07-25
KR100280547B1 true KR100280547B1 (ko) 2001-02-01

Family

ID=19570097

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980063527A KR100280547B1 (ko) 1998-12-31 1998-12-31 디램의 입력패드

Country Status (1)

Country Link
KR (1) KR100280547B1 (ko)

Also Published As

Publication number Publication date
KR20000046800A (ko) 2000-07-25

Similar Documents

Publication Publication Date Title
KR100479135B1 (ko) 반도체 장치 및 그 제조 방법
US6020614A (en) Method of reducing substrate noise coupling in mixed signal integrated circuits
US5889314A (en) Mixed-mode IC having an isolator for minimizing cross-talk through substrate and method of fabricating same
US5606197A (en) High capacitance capacitor in an integrated function block or an integrated circuit
US6166415A (en) Semiconductor device with improved noise resistivity
US7052939B2 (en) Structure to reduce signal cross-talk through semiconductor substrate for system on chip applications
KR920003676B1 (ko) 반도체 장치
EP0242383B1 (en) Protection of igfet integrated circuits from electrostatic discharge
KR20040048985A (ko) 기판에 상호접속을 갖는 집적회로 및 이를 위한 방법
KR100329895B1 (ko) 디커플링 캐패시턴스 형성 방법 및 반도체 소자
US6018183A (en) Structure of manufacturing an electrostatic discharge protective circuit for SRAM
US5643832A (en) Semiconductor device and method for fabrication thereof
KR100280547B1 (ko) 디램의 입력패드
US6114194A (en) Method for fabricating a field device transistor
US7180137B2 (en) Semiconductor device
US6249028B1 (en) Operable floating gate contact for SOI with high Vt well
US6429469B1 (en) Optical Proximity Correction Structures Having Decoupling Capacitors
JP2780896B2 (ja) 半導体集積回路の製造方法
US8357990B2 (en) Semiconductor device
EP1020907B1 (en) Periphery barrier structure for integrated circuits
KR100308074B1 (ko) 집적회로
KR100324936B1 (ko) 반도체장치의 패드
KR100650754B1 (ko) 반도체 소자용 패드 구조
KR100273240B1 (ko) 정전방전 소자 및 그 제조방법
KR20020037808A (ko) 정전기 보호 회로용 소자

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081027

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee