JPS60261169A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPS60261169A JPS60261169A JP11772484A JP11772484A JPS60261169A JP S60261169 A JPS60261169 A JP S60261169A JP 11772484 A JP11772484 A JP 11772484A JP 11772484 A JP11772484 A JP 11772484A JP S60261169 A JPS60261169 A JP S60261169A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- circuits
- integrated circuit
- divided
- conductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は集積回路装置に関し、特に回路間の電磁的、静
電的な結合全滅らした集積回路装置に関する○ （従来技術） 従来、集積回路装置の構造は、牛導体基板内にトランジ
スタを作り、このトランジスタ間七金属配線層？用いて
結線し、その表面は集積回路チップを物理的、化学的に
保護するため、５ｉ０２等の絶縁性の膜で被っていた。
電的な結合全滅らした集積回路装置に関する○ （従来技術） 従来、集積回路装置の構造は、牛導体基板内にトランジ
スタを作り、このトランジスタ間七金属配線層？用いて
結線し、その表面は集積回路チップを物理的、化学的に
保護するため、５ｉ０２等の絶縁性の膜で被っていた。
このような構造？持つ集積回路装置においては、チップ
の表面は電磁的。
の表面は電磁的。
静電的にシールドされていないため、チップ上に配置さ
れた回路間に微弱な電磁又は静電結合音生じ、増幅度の
大きい回路や微小信号全扱う回路では動作が不安定にな
る恐れがあった。
れた回路間に微弱な電磁又は静電結合音生じ、増幅度の
大きい回路や微小信号全扱う回路では動作が不安定にな
る恐れがあった。
又、チップ上で回路間の結合全滅らす他の方法として、
回路間σ〕距離七大きくする方法も考えられるが１．こ
れにチップ面積の増大や信号線長の増加に伴う性能の低
下等の欠点かめり実用的ではないＯ （発明の目的） 本発明の目的はチップ上の回路間の電磁的、静電的な結
合を減らし、増幅度の大きな回路や微小信号を扱う回路
全安定に動作させることにあり、またチップ上の回路間
の距離を短かくすることによって小形でかつ高性能の集
積回路装置を提供することにある。
回路間σ〕距離七大きくする方法も考えられるが１．こ
れにチップ面積の増大や信号線長の増加に伴う性能の低
下等の欠点かめり実用的ではないＯ （発明の目的） 本発明の目的はチップ上の回路間の電磁的、静電的な結
合を減らし、増幅度の大きな回路や微小信号を扱う回路
全安定に動作させることにあり、またチップ上の回路間
の距離を短かくすることによって小形でかつ高性能の集
積回路装置を提供することにある。
（発明の構成）
本発明の集積回路装置は、チップ内回路會覆って形成さ
れた絶縁膜の上に、複数に分割された導電膜を形成し、
該分割された導電膜上それぞれ直流的又は交流的又は直
流的および交流的に接地することにより構成される。
れた絶縁膜の上に、複数に分割された導電膜を形成し、
該分割された導電膜上それぞれ直流的又は交流的又は直
流的および交流的に接地することにより構成される。
（実施例）
次に、本発明の実施例について、図面全参照して説明す
る０ 第１図は本発明の第１の実施例金示す断面図で、１はチ
ップ上の金属配線層１．２は配線層の上を覆う絶縁膜、
３は本発明によるチップ弐面？覆う導電体層、４は表面
保護膜、５はチップ上（７ｒ ）ランシスター、６は素
子間分離のための酸化膜を示す○第１図において配線層
の上？覆う絶縁膜２は金属配線層１へのボンディングの
ための穴ろけ部分全除イテーｙ−ツブ表面を丁べて覆っ
ている。゛・導電体層３は絶縁膜２の上に複数個に分割
され、それぞれは直流的、交流的に又は直流的及び交流
的に接地される０第１図に於ては導電体層３と金属配線
層は直流的に結ばれていない部分金示している。゛これ
らの導電体層３はチップ内の回路と外部及びチップ内の
回路間の電磁的・静電的結合全阻止し、回路動作の安定
全はかることができる。
る０ 第１図は本発明の第１の実施例金示す断面図で、１はチ
ップ上の金属配線層１．２は配線層の上を覆う絶縁膜、
３は本発明によるチップ弐面？覆う導電体層、４は表面
保護膜、５はチップ上（７ｒ ）ランシスター、６は素
子間分離のための酸化膜を示す○第１図において配線層
の上？覆う絶縁膜２は金属配線層１へのボンディングの
ための穴ろけ部分全除イテーｙ−ツブ表面を丁べて覆っ
ている。゛・導電体層３は絶縁膜２の上に複数個に分割
され、それぞれは直流的、交流的に又は直流的及び交流
的に接地される０第１図に於ては導電体層３と金属配線
層は直流的に結ばれていない部分金示している。゛これ
らの導電体層３はチップ内の回路と外部及びチップ内の
回路間の電磁的・静電的結合全阻止し、回路動作の安定
全はかることができる。
第２図は本発明の第２の実施例會示す断面図で、１〜６
は第１図と同じである。７は導電体層３χチツプ上の電
源配線と接続するための穴で、これにより、導電体層３
は直流的または交流的に接地され、電磁的・静電的な結
合阻止機能が向上する。
は第１図と同じである。７は導電体層３χチツプ上の電
源配線と接続するための穴で、これにより、導電体層３
は直流的または交流的に接地され、電磁的・静電的な結
合阻止機能が向上する。
なお第２の実施例では導電体層３が電源配線と直流的に
接続されている部分？示したが、本実施例においても集
積回路全体としては導電体層３は内部回路に対応して複
数個に分割されているので、それぞれの導電体層は内部
回路に応じて直流的に、又は交流的に、または直流的な
ものと交流的なものの混合手段により、また接地場所も
適切に選択して実施することができる。
接続されている部分？示したが、本実施例においても集
積回路全体としては導電体層３は内部回路に対応して複
数個に分割されているので、それぞれの導電体層は内部
回路に応じて直流的に、又は交流的に、または直流的な
ものと交流的なものの混合手段により、また接地場所も
適切に選択して実施することができる。
又、導電体層をチップ上の電源配線と兼ねることも可能
である。
である。
（発明の効果）
以上説明したとお八本発明によれば、チップ上の回路間
の電磁的、静電的な結合を減らし、増幅度の大きな回路
や微小信号音板う回路を安定に動作させることができ、
又チップ上の回路間の距離金小さくできるので小型で高
性能の集積回路装置が得られる。
の電磁的、静電的な結合を減らし、増幅度の大きな回路
や微小信号音板う回路を安定に動作させることができ、
又チップ上の回路間の距離金小さくできるので小型で高
性能の集積回路装置が得られる。
第１図は本発明の第１の実施例の要部断面図、第２図は
本発明の第２の実施例の要部断面図である。 １・・・金属配線層、２・・・絶縁膜、３・・・導電体
層、４・・・表面保護膜、５・・トランジスタ、６・・
・酸化膜、７・・・接続穴０ ろ 第？閉
本発明の第２の実施例の要部断面図である。 １・・・金属配線層、２・・・絶縁膜、３・・・導電体
層、４・・・表面保護膜、５・・トランジスタ、６・・
・酸化膜、７・・・接続穴０ ろ 第？閉
Claims (1)
- チップ内回路１覆って形成された絶縁膜の上に複数に分
割された導電膜を形成し、該分割された導電膜をそれぞ
れ直流的又は交流的又は直流的及び交流的に接地したこ
とを特徴とする集積回路装置０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11772484A JPS60261169A (ja) | 1984-06-08 | 1984-06-08 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11772484A JPS60261169A (ja) | 1984-06-08 | 1984-06-08 | 集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60261169A true JPS60261169A (ja) | 1985-12-24 |
Family
ID=14718715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11772484A Pending JPS60261169A (ja) | 1984-06-08 | 1984-06-08 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60261169A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63308369A (ja) * | 1987-06-10 | 1988-12-15 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| US5448095A (en) * | 1993-12-20 | 1995-09-05 | Eastman Kodak Company | Semiconductors with protective layers |
| US5659201A (en) * | 1995-06-05 | 1997-08-19 | Advanced Micro Devices, Inc. | High conductivity interconnection line |
-
1984
- 1984-06-08 JP JP11772484A patent/JPS60261169A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63308369A (ja) * | 1987-06-10 | 1988-12-15 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| US5448095A (en) * | 1993-12-20 | 1995-09-05 | Eastman Kodak Company | Semiconductors with protective layers |
| US5659201A (en) * | 1995-06-05 | 1997-08-19 | Advanced Micro Devices, Inc. | High conductivity interconnection line |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2854757B2 (ja) | 半導体パワーモジュール | |
| JPH0572744B2 (ja) | ||
| JP3283984B2 (ja) | 半導体集積回路装置 | |
| JPS594175A (ja) | 電界効果半導体装置 | |
| JP2000269211A (ja) | 半導体装置 | |
| JPS60261169A (ja) | 集積回路装置 | |
| US6876059B2 (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
| JPH0547943A (ja) | 半導体集積装置 | |
| JPH06318597A (ja) | 半導体装置 | |
| JPH0685174A (ja) | 半導体集積回路装置 | |
| JPH10326868A (ja) | 半導体装置 | |
| JP3178437B2 (ja) | 半導体装置 | |
| JPH05283611A (ja) | 半導体装置 | |
| WO2008015213A1 (en) | Distributed esd protection | |
| JPH02105532A (ja) | 半導体集積回路装置 | |
| JPH0575012A (ja) | 半導体集積装置 | |
| JP3302810B2 (ja) | 半導体装置 | |
| JPH09312187A (ja) | Ｃｐｕソケット | |
| JPH0639454Y2 (ja) | 半導体集積回路 | |
| JP2662156B2 (ja) | 集積回路のノイズ低減装置 | |
| JP3189797B2 (ja) | 半導体集積回路の製造方法 | |
| JPH1168058A (ja) | 半導体記憶装置 | |
| JPH10200007A (ja) | 半導体装置 | |
| JPS6146050A (ja) | 半導体集積回路装置 | |
| JP2001196536A (ja) | 半導体集積回路装置 |