JP2009505570A - 厚さがテーパーされた基板ランチ - Google Patents

厚さがテーパーされた基板ランチ Download PDF

Info

Publication number
JP2009505570A
JP2009505570A JP2008526968A JP2008526968A JP2009505570A JP 2009505570 A JP2009505570 A JP 2009505570A JP 2008526968 A JP2008526968 A JP 2008526968A JP 2008526968 A JP2008526968 A JP 2008526968A JP 2009505570 A JP2009505570 A JP 2009505570A
Authority
JP
Japan
Prior art keywords
substrate
transmission line
mmic
thickness
tapered
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008526968A
Other languages
English (en)
Inventor
デイビッド ジェイ. ブルノン,
マーク キンティス,
Original Assignee
ノースロップ グルムマン コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ノースロップ グルムマン コーポレイション filed Critical ノースロップ グルムマン コーポレイション
Publication of JP2009505570A publication Critical patent/JP2009505570A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00Coupling devices of the waveguide type
    • H01P5/02Coupling devices of the waveguide type with invariable factor of coupling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/66High-frequency adaptations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64Impedance arrangements
    • H01L2223/66High-frequency adaptations
    • H01L2223/6605High-frequency electrical connections
    • H01L2223/6627Waveguides, e.g. microstrip line, strip line, coplanar line
    • H01L2223/6633Transition between different waveguide types
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/4501Shape
    • H01L2224/45012Cross-sectional shape
    • H01L2224/45014Ribbon connectors, e.g. rectangular cross-section
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • H01L2924/141Analog devices
    • H01L2924/1423Monolithic Microwave Integrated Circuit [MMIC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1903Structure including wave guides
    • H01L2924/19038Structure including wave guides being a hybrid line type
    • H01L2924/19039Structure including wave guides being a hybrid line type impedance transition between different types of wave guides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Waveguides (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Waveguide Connection Structure (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

基板上のモノシリックマイクロ波集積回路(MMIC)を相互接続するための技術、およびそのような相互接続を容易化する基板セクションを製造するための方法。MMICは、基板におけるギャップにおいて配置され、その上には、MMIC相互接続のための従来のマイクロ波伝送線が形成される。ギャップの各側部上では、基板は、通常の基板厚さと遥かに小さなMMICの厚さとの間の厚さにテーパーされる。この遷移領域における伝送線は、基板がテーパーされるに伴って、幅がテーパーされており、これによって、実質的に均一な特性、特に伝送線の特性インピーダンスを維持している。小さなコネクタリボンは、テーパーされた伝送線とMMICとの間の電気的接続を提供している。本発明の基板に用いるための複数の基板セクションを製造するための方法もまた、提供されている。

Description

本発明は、概して、無線周波数(RF)回路に関し、より具体的には、モノシリックマイクロ波集積回路(MMIC)チップの相互接続および実装に関する。非常に広い帯域幅を有するRF信号に対処することが要求されるMMICの特定のアプリケーションが存在する。例えば、光通信システムとインターフェースする電子回路は、有利にも、増幅器、データバッファ、および同様のデバイスのために、MMICを採用し得る。一部のMMICは、2〜4mil(約50〜100μm)の範囲の厚さを有している。MMICの間の相互接続、またはMMICから外部のコンポーネントへの相互接続は、典型的には、約10〜25mil(250〜625μm)の厚さの基板上に形成された伝送線によって対処される。なぜならば、より薄い基板は、脆過ぎて実用的価値がないことがあり得るからである。
したがって、多くのMMICアプリケーションにおける実装に関する共通の問題は、MMMIC(厚さ50〜100μm)と遥かに厚い基板(例えば、厚さ250〜625μm)との間のRF伝送線の相互接続を提供することである。従来技術の解決策のうちの1つは、長さ30mil(750μm)までのリボン相互接続を採用することであるが、このタイプの相互接続は、帯域幅、出力電力、および相互接続されたMMICシステム内で生成されるノイズに対する顕著な影響を有している。したがって、MIMICをその他のMIMICおよび共通の基板上に取り付けられた外部のコンポーネントと相互接続するための代替的な解決策が必要とされている。本発明は、この必要性に関する。
(発明の概要)
本発明は、従来技術の長い相互接続に関連する決定的影響を有さない、MMICから基板の伝送線の中にRF信号をランチ(launch)するための構造にある。簡単に大まかに言うと、本発明は、少なくとも1つのギャップを除いて連続的な表面を有している基板と;基板におけるギャップにおいて配置されている少なくとも1つのMMICであって、このMMICは、基板よりも遥かに小さな厚さを有している、MMICと;基板の上に形成され、ギャップまで延びている、少なくとも1つのマイクロ波伝送線と;MMICからマイクロ波伝送線まで延びている少なくとも1つの相互接続リボンとを含んでいる。基板は、少なくとも1つの遷移領域(transition region)を含んでおり、基板はこの遷移領域において、最大の基板厚さから、MMICの厚さとほぼ同じ低減された厚さまで、徐々にテーパーされている。基板の遷移領域上に形成されたマイクロ波伝送線の部分は、基板の遷移領域の厚さがテーパーされるに伴い、徐々にテーパーされており、これにより、実質的に均一な特性インピーダンスを提供している。
開示された実施形態において、基板の遷移領域は、約10〜25mil(250〜625μm)から約2〜4mil(50〜100μm)までの厚さにテーパーしており、相互接続リボンは、わずか約3mil(75μm)の長さである。基板の遷移領域におけるマイクロ波伝送線は、各領域の上で、伝送線の特性インピーダンスが、約50Ωに維持される程度の幅にテーパーされており、これによって、挿入損失を最小化し、所望のノイズ特性を提供している。基板領域は、基板におけるギャップの各側部上の基板の遷移領域、および遷移領域の各々上に形成された幅がテーパーされたマイクロ波伝送線を含んでおり、基板の両側からのMMICとのRF接触を形成していることが、理想的である。
本発明はまた、マイクロ波集積回路(MMIC)の相互接続を容易化する複数の基板セクションを製造するための方法の観点においても規定され得る。この方法は、均一な厚さの基板を容易することと;基板において複数の平行な窪みを形成することであって、各窪みは、垂直な側壁、およびこの垂直な側壁のそこから基板の表面まで延びている隣接している傾斜壁を有している、ことと、を包含する。基板は、隣接する窪みの間に複数の平坦な表面セグメントを有している。この方法はさらに、平坦な表面セグメントの各々上に、少なくとも1つのマイクロ波伝送線を形成することと;各窪みの傾斜壁上に、連続的な少なくとも1つのマイクロ波伝送線を形成することであって、この連続的なマイクロ波伝送線は、各窪みの底に向かって、漸次に幅が小さくなるようにテーパーされている、ことと;その後、垂直な側壁の各々の平面で切断することによって、基板を複数のセクションに切断することと、を含んでいる。これは、その上にテーパーされた伝送線が形成された複数のテーパーされた基板セクションを提供し、各セクションは、均一な厚さの部分およびテーパーされた厚さの部分を有している。最後に、この方法は、一対の基板セクションを、それらのテーパーされた厚さの部分の間にギャップを形成するように配置することと;ギャップにおい少なくとも1つのMMICを配置することと;接続リボンによって、MMICをマイクロ波伝送線に接続することと、を含んでいる。
上述の概要から、本発明は、MMICデバイスが、従来の基板に対するMMICの薄い断面によって引き起こされる顕著な損失または不連続性を有することなしに、従来の伝送線を用いることによって形成され得ることに関連して、またはそのように形成されることから、MMIC実装の分野において、顕著な進歩を示すことが理解され得る。本発明のその他の局面および利点は、添付の図面と共に以下のより詳細な記載から理解され得る。
(発明の詳細な説明)
例示を目的とした図面に示されているように、本発明は、モノシリックマイクロ波集積回路(MMIC)から基板上の伝送線の中にRF信号をランチすること、またはその逆に関する。本発明にしたがうと、MMICと従来の伝送線との間の相互接続は、厚さがテーパーされた基板の遷移領域、および遷移領域上で実質的に均一な特性を維持するために、対応するように幅がテーパーされた、伝送線セグメントによって影響される。
本発明の理念は、図1の断面図に示されている。基板10は、基板における窪みまたはギャップ18において配置されたMMIC16のいずれかの側部にある、2つの厚さがテーパーされた遷移領域12および14を有するものとして示されている。上述のように、使用される材料に依存して、MMICの厚さは、2〜4mil(50〜100μm)の範囲であり得、基板10は、典型的には10〜25mil(250〜625μm)の厚さであり得る。基板10上の従来のマイクロ波伝送線20および22は、その他のMMICへの、またはその他のマイクロ波コンポーネントへの相互接続を提供する。MMIC16と伝送線20および22との間の相互接続は、典型的には0.5×3.0mil(12.5×75μm)であり、MMICと基板のテーパーされた領域12および14との間のギャップを架橋している、非常に短いリボン領域24および26の組み合わせと共に、短いリボン24および26を従来の伝送線20および22に接続している2つのテーパーされた伝送線28および30によって影響される。伝送線の遷移28および30は、伝送線20および22の全幅から短いリボン24および26の狭い幅へと幅がテーパーされている。伝送線の遷移28および30は、基板の厚さがテーパーされているので、例えば50Ω(オーム)のような、均一な特性インピーダンスを維持する。したがって、伝送線20および22からの、そしてリボン24および26を相互接続しているMMICの遷移の上では、微小な電気的不連続性しかないか、または電気的不連続性は一切ない。さらに、これらの相互接続しているリボンは、非常に短い長さに保たれているので、相互接続の帯域幅またはノイズの特性に対する任意の効果は、最小限に保たれている。
図2は、基板10の複数のセクションが有利に製造され得る方法を示している。全厚さ基板から始まり、複数のテーパーされたセクション12が、イオンエッチングされた平行なチャネル30によって形成されている。各チャネルは、1つの垂直壁32、およびテーパーされたセクション12(または14)を形成している1つの傾斜壁を有している。マイクロ波伝送線のセグメントは、基板10を図示されているようにパターンプレーティングすることによって形成される。これらの伝送線セグメントは、基板10の全厚さ領域上の線20(または22)の部分、および厚さがテーパーされた領域12(または14)上に形成され、幅がテーパーされた、セグメント28および30を含んでいる。そして、複数の基板セクション(図2においては、これらのうちの3つが示されている)は、切断によって、例えば、従来のように垂直面32と同じ平面において基板をソーイングすることによって分離される。そして、最終的に基板セグメントは、MMIC16を収容するように適切なサイズが決められたギャップ(図1においては18)を形成するようにアセンブリされ得る。図2における基板セグメントは、伝送線の長さ方向において比較的短いものとして示されているが、これらは、MMICアプリケーションに依存して、任意の所望の長さに形成され得るということが、理解されるべきである。同様に、基板セグメントの幅(伝送線の長さに垂直)の寸法は、追加的なテーパーされた伝送線を収容し、基板セクションの間の同じギャップに配置された追加的なMMICに接続するために、十分な幅であり得る。
上述から、本発明が、MMIC実装技術の分野において、顕著な進歩を示すことが理解され得る。特に本発明は、例えば帯域幅またはノイズのような性能特性に対して最小限の影響のみを有する、MMICを相互接続するための改良された構造を提供する。また本発明は、MMICとのRF接続を形成するための基板の遷移セクションを形成するための有利な技術を提供する。また本発明の特定の実施形態は、例示を目的として詳細に示され、記載されてきたが、本発明の精神および範囲から逸れることなしに、様々な改変がなされ得ることが理解され得る。したがって、本発明は、添付の請求の範囲による以外には、限定され得ない。
図1は、モノシリックマイクロ波集積回路(MMIC)との接続を容易にするための、本発明にしたがって形成される基板構造の断面図である。 図2は、本発明にしたがう、3つのテーパーされたセクションを有する基板の斜視図である。

Claims (8)

  1. モノシリックマイクロ波集積回路(MMIC)との接続を確立させるための相互接続構造であって、
    少なくとも1つのギャップを除いて連続的な表面を有している基板と、
    該基板における該ギャップにおいて配置された少なくとも1つのMMICであって、該MMICは、該基板よりも遥かに小さな厚さを有している、MMICと、
    該基板の上に形成され、該ギャップまで延びている、少なくとも1つのマイクロ波伝送線と、
    該MMICから該マイクロ波伝送線まで延びている少なくとも1つの相互接続リボンと
    を備えており、
    該基板は、少なくとも1つの遷移領域を含んでおり、該基板は該遷移領域において、最大の基板厚さから、該MMICの厚さとほぼ同じ低減された厚さまで、厚さが徐々にテーパーされており、
    該基板の該遷移領域上に形成された該マイクロ波伝送線の部分は、該基板の遷移領域の厚さがテーパーされるに伴い、徐々にテーパーされており、これにより、実質的に均一な特性インピーダンスのマイクロ波伝送線の遷移を提供している、相互接続構造。
  2. 前記基板の前記遷移領域は、約10〜25mil(250〜625μm)から約2〜4mil(50〜100μm)までの厚さにテーパーされており、前記相互接続リボンは、わずか約3mil(75μm)の長さである、請求項1に記載の相互接続構造。
  3. 前記基板の前記遷移領域における前記マイクロ波伝送線は、各遷移領域の上で、該伝送線の特性インピーダンスが、約50Ωに維持される程度の幅にテーパーされており、これにより、挿入損失を最小化し、所望のノイズ特性を提供している、請求項1に記載の相互接続構造。
  4. 前記基板領域は、前記基板におけるギャップの各側部上の基板の遷移領域、および該遷移領域の各々上に形成された幅がテーパーされたマイクロ波伝送線を含んでおり、該基板のギャップの両側からMMICとのRF接触を形成している、請求項1に記載の相互接続構造。
  5. 基板におけるギャップにおいて配置されたモノシリックマイクロ波集積回路(MMIC)とのRF通信を確立させるために必要な相互接続の影響を最小化するための方法であって、該方法は、
    該基板の厚さよりも実質的に小さい厚さのMMICを収容するために十分大きいギャップを有する基板を提供することと、
    該基板において少なくとも1つの遷移領域を形成することであって、該遷移領域において該基板の厚さは、最大値から該MMICの厚さとほとんど等しい最小値までテーパーされている、ことと、
    該基板上に、該遷移領域におけるテーパーされた伝送線セクションを含む、少なくとも1つのマイクロ波伝送線を形成することであって、該テーパーされた伝送線セクションは、該基板の厚さが低減するに伴って漸次に低減する幅を有しており、これにより、実質的に均一な伝送線の特性インピーダンスを提供している、ことと、
    挿入損失を最小化する比較的短い導電性のリボンを用いて、該MMICを該テーパーされた伝送線セクションに接続することと
    を包含する、方法。
  6. 前記少なくとも1つの伝送領域を形成するステップは、前記基板における前記ギャップの各側部上に遷移領域を形成することを含んでいる、請求項5に記載の方法。
  7. マイクロ波集積回路(MMIC)の相互接続を容易化する複数の基板セクションを製造するための方法であって、該方法は、
    均一な厚さの基板を用意することと、
    該基板において複数の平行な窪みを形成することであって、各窪みは、垂直な側壁、および該垂直な側壁の底から該基板の表面まで延びている隣接している傾斜壁を有しており、該基板は、該隣接する窪みの間に複数の平坦な表面セグメントを有している、ことと、
    該平坦な表面セグメントの各々上に、少なくとも1つのマイクロ波伝送線を形成することと、
    各窪みの該傾斜壁上に、連続的な少なくとも1つのマイクロ波伝送線を形成することであって、該連続的なマイクロ波伝送線は、各窪みの底に向かって、漸次に幅が小さくなるようにテーパーされている、ことと、
    該垂直な側壁の各々の表面で切断することによって、該基板を複数のセクションに切断し、その上にテーパーされた伝送線が形成されている複数のテーパーされた基板セクションを提供することであって、各セクションは、均一な厚さの部分およびテーパーされた厚さの部分を有している、ことと
    を包含する、方法。
  8. 一対の基板セクションを、それらのテーパーされた厚さの部分の間にギャップを形成するように配置することと、
    該ギャップにおいて少なくとも1つのMMICを配置することと、
    接続リボンによって、該MMICを該マイクロ波伝送線に接続することと
    をさらに含んでいる、請求項7に記載の方法。
JP2008526968A 2005-08-15 2006-08-02 厚さがテーパーされた基板ランチ Pending JP2009505570A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/203,772 US7388451B2 (en) 2005-08-15 2005-08-15 Thickness tapered substrate launch
PCT/US2006/030215 WO2007021563A2 (en) 2005-08-15 2006-08-02 Thickness tapered substrate launch

Publications (1)

Publication Number Publication Date
JP2009505570A true JP2009505570A (ja) 2009-02-05

Family

ID=37742015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008526968A Pending JP2009505570A (ja) 2005-08-15 2006-08-02 厚さがテーパーされた基板ランチ

Country Status (4)

Country Link
US (1) US7388451B2 (ja)
EP (1) EP1915780A2 (ja)
JP (1) JP2009505570A (ja)
WO (1) WO2007021563A2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102856302B (zh) * 2012-09-14 2014-11-05 中国科学院半导体研究所 光子集成芯片匹配电路的三维封装装置
US9501601B2 (en) 2013-03-14 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Layout optimization of a main pattern and a cut pattern
CN104448702B (zh) * 2014-11-11 2017-05-24 广东生益科技股份有限公司 一种无卤树脂组合物及用其制作的预浸料与层压板
US9867294B2 (en) * 2015-05-22 2018-01-09 Ciena Corporation Multi-width waveguides

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01189201A (ja) * 1988-01-22 1989-07-28 Fujitsu Ltd 半導体装置用パッケージ
JPH04351102A (ja) * 1991-05-29 1992-12-04 Nec Corp マイクロストリップ線路
JPH0615310U (ja) * 1992-07-28 1994-02-25 株式会社東芝 高周波回路基板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4947713B1 (ja) * 1970-04-27 1974-12-17
US5063177A (en) * 1990-10-04 1991-11-05 Comsat Method of packaging microwave semiconductor components and integrated circuits
US5184095A (en) * 1991-07-31 1993-02-02 Hughes Aircraft Company Constant impedance transition between transmission structures of different dimensions
JPH09289404A (ja) * 1996-04-24 1997-11-04 Honda Motor Co Ltd リボンとボンディングワイヤとマイクロ波回路用パッケージ
JP3189691B2 (ja) * 1996-07-10 2001-07-16 株式会社村田製作所 高周波半導体デバイス
JP3500268B2 (ja) * 1997-02-27 2004-02-23 京セラ株式会社 高周波用入出力端子ならびにそれを用いた高周波用半導体素子収納用パッケージ
US6737931B2 (en) * 2002-07-19 2004-05-18 Agilent Technologies, Inc. Device interconnects and methods of making the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01189201A (ja) * 1988-01-22 1989-07-28 Fujitsu Ltd 半導体装置用パッケージ
JPH04351102A (ja) * 1991-05-29 1992-12-04 Nec Corp マイクロストリップ線路
JPH0615310U (ja) * 1992-07-28 1994-02-25 株式会社東芝 高周波回路基板

Also Published As

Publication number Publication date
US7388451B2 (en) 2008-06-17
WO2007021563A3 (en) 2007-06-07
WO2007021563A2 (en) 2007-02-22
EP1915780A2 (en) 2008-04-30
US20070035357A1 (en) 2007-02-15

Similar Documents

Publication Publication Date Title
JP3241019B2 (ja) コプレーナ線路
US6828875B2 (en) Compact slotted-waveguide spatial power divider/combiner/amplifier
JP5506737B2 (ja) 信号伝送回路
US7113132B2 (en) Low-loss printed circuit board antenna structure and method of manufacture thereof
JP2009505570A (ja) 厚さがテーパーされた基板ランチ
JP2000510299A (ja) コプレーナ導波路結合器
JP3786545B2 (ja) 配線基板とその接続構造
JP2009302606A (ja) 伝送線路及び伝送線路の製造方法
JP2004522378A5 (ja)
JP2002134868A (ja) 高速回路基板相互接続
JP2003017909A (ja) 高周波回路基板とその製造方法
JP3527164B2 (ja) 高周波回路基板
JPH10107514A (ja) 高周波回路基板
JP4969885B2 (ja) 高周波モジュール
KR100256627B1 (ko) 표면실장형 후진파 하이브리드 커플러
JP4563958B2 (ja) 高周波伝送線路
JP2023170889A (ja) 高周波モジュール
JP2000049509A (ja) 配線基板とその接続構造
JP6001415B2 (ja) 光装置用基板および光装置
KR100819462B1 (ko) Mic 복합 모듈
JP4885618B2 (ja) 高周波回路チップの実装構造を有した電子装置
JPH1154657A (ja) 電子回路のパッケージ構造
JPH118502A (ja) 誘電体導波路の信号減衰装置
JP2001094189A (ja) セラミックパッケージ
JPH07283502A (ja) 積層セラミック部品

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090626

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090928

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091021

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100720