JP2000049509A - 配線基板とその接続構造 - Google Patents

配線基板とその接続構造

Info

Publication number
JP2000049509A
JP2000049509A JP10216793A JP21679398A JP2000049509A JP 2000049509 A JP2000049509 A JP 2000049509A JP 10216793 A JP10216793 A JP 10216793A JP 21679398 A JP21679398 A JP 21679398A JP 2000049509 A JP2000049509 A JP 2000049509A
Authority
JP
Japan
Prior art keywords
wiring board
ground layer
dielectric substrate
connection structure
strip conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10216793A
Other languages
English (en)
Other versions
JP3762109B2 (ja
Inventor
Shinichi Koriyama
慎一 郡山
Kenji Kitazawa
謙治 北澤
Hidehiro Nanjiyou
英博 南上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP21679398A priority Critical patent/JP3762109B2/ja
Priority to US09/363,619 priority patent/US6483406B1/en
Priority to DE69933619T priority patent/DE69933619T2/de
Priority to EP99114940A priority patent/EP0977298B1/en
Publication of JP2000049509A publication Critical patent/JP2000049509A/ja
Application granted granted Critical
Publication of JP3762109B2 publication Critical patent/JP3762109B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Waveguides (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Waveguide Connection Structure (AREA)

Abstract

(57)【要約】 【課題】グランド層を誘電体基板内部に有する高周波用
線路を具備する配線基板を他の配線基板に対して簡単な
構造で信号の伝送損失を低減して接続する。 【解決手段】誘電体基板1と、誘電体基板1表面に形成
されたストリップ導体2と誘電体基板1内部に形成され
たグランド層3を有する高周波用線路とを具備する配線
基板Aを、他の電気回路、例えば誘電体基板7表面にグ
ランド層9が形成された配線基板Bと接続する構造であ
って、配線基板Aの端部にグランド層3が露出した段差
面5を設け、段差面5を配線基板Bのグランド層9に重
ね合わせることによって、配線基板Aのグランド層3と
配線基板Bのグランド層9とを略同一平面内にて電気的
に接続し、配線基板Bに形成されたストリップ導体8と
配線基板Aに形成されたストリップ導体2とをワイヤ、
リボン、TAB用テープなどの導体部材12によって電
気的に接続する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、多層配線基板や高
周波素子を収納するパッケージ等に適用され、ストリッ
プ導体とグランド層を有するマイクロストリップ線路、
グランド付きコプレーナ線路などの高周波用線路を具備
する配線基板と、その基板を他の配線基板に接続するた
めの構造に関し、高周波信号の伝送損失を低減して他の
配線基板に接続するための改良に関するものである。
【0002】
【従来の技術】近年、高度情報化時代を迎え、情報伝達
に用いられる電波は1〜30GHzのマイクロ波領域か
ら、更に30〜300GHzのミリ波領域の周波数まで
活用することが検討されており、例えば、車間レーダー
やオフィス内高速データ通信システム(無線LAN)の
ようなミリ波の電波を用いたさまざまな応用システムも
提案されるようになっている。
【0003】そのようなマイクロ波、ミリ波用のシステ
ムにおいて用いられる配線基板70としては、例えば、
図7に示すように、誘電体基板71表面に高周波用素子
72が搭載されており、さらに基板71表面には、その
高周波素子72に信号を伝送するための信号線が設けら
れている。信号線としては、マイクロ波、ミリ波領域で
は、一般的な導体線では信号の伝送ができないために、
通常、従来より、マイクロストリップ線路、ストリップ
線路、コプレーナ線路、グランド付きコプレーナ線路な
どの高周波用線路73が用いられている。
【0004】高周波用線路のうち、マイクロストリップ
線路、ストリップ線路、グランド付きコプレーナ線路
は、いずれもストリップ導体74とグランド層75を有
するものであり、ストリップ導体74は誘電体基板71
表面に形成され、グランド層75は誘電体基板71の裏
面または内部に設けることができるが、この図7におい
ては、グランド層75は誘電体基板71の内部に設けら
れている。
【0005】そして、このような構造の配線基板70を
複数配置してモジュール化する場合、配線基板70と、
同様にストリップ導体76とグランド層77を有する高
周波用線路73を具備する他の配線基板78とを接続す
る場合には、各配線基板70、78において、ビアホー
ル導体79、80によってグランド層75、77を配線
基板70、78の下面に導出し、配線基板70、78を
接続用グランド層81が表面に形成された外部基板82
の表面にそれぞれ実装することにより、グランド層75
とグランド層77を、ビアホール導体79、80、接続
用グランド層81を介して接続される。
【0006】そして、ストリップ導体74とストリップ
導体76とは、ワイヤやリボンなどの導体線83によっ
て電気的に接続される。
【0007】
【発明が解決しようとする課題】しかしながら、グラン
ド層75,77が誘電体基板71の内部に設けられた配
線基板70、78同士を接続する場合、図7に示したよ
うに、ビアホール導体79、80や接続用グランド層8
1などを用いて引き回して接続すると、接続部における
ストリップ導体とグランド層との間隔が変動して電磁的
な結合状態が変化するために、この接続部において信号
の伝送の損失が大きくなるという問題があった。しか
も、電磁場分布の位相がずれてしまい信号が反射してし
まうという問題があった。
【0008】また、グランド層75、77を誘電体基板
71の裏面に形成する場合、扱う信号の周波数が高くな
るにつれて、ストリップ導体とグランド層間の距離を狭
くする必要があるために、誘電体基板厚みを必然的に1
mm以下の厚さまで薄くする必要がある。そのために、
基板がわずかな衝撃で破損しやすくなり、取扱いが難し
いという問題があった。
【0009】従って、本発明は、グランド層を誘電体基
板内部に有する高周波用線路を具備する配線基板を他の
配線基板に対して簡単な構造で且つ接続部における信号
の伝送損失が小さい配線基板とその接続構造を提供する
ことを目的とするものである。
【0010】
【課題を解決するための手段】本発明者等は、前記課題
に対して検討を重ねた結果、グランド層を内部に有する
配線基板の端部に段差を設けて、その段差面にグランド
層を露出せしめ、この露出したグランド層を用いて、他
の配線基板のグランド層と略同一平面内にて接続するこ
とにより、接続部での信号の伝送損失を低減できるとと
もに、他の配線基板との接続構造を簡略化できることを
見出した。
【0011】即ち、本発明によれば、誘電体基板表面に
形成されたストリップ導体と誘電体基板内部に形成され
たグランド層を有するマイクロストリップ線路などの高
周波用線路とを具備する配線基板の端部に、誘電体基板
内部のグランド層が露出するような段差を設けることに
より、グランド層が露出した段差面を形成し、このグラ
ンド層が露出した段差面を他の電気回路におけるグラン
ド層に重ね合わせることによって、配線基板のグランド
層と、他の配線基板のグランド層とを略同一平面内にて
電気的に接続することにより、接続部において高周波信
号による電磁界分布が乱されることなく伝送することが
可能になり、高周波信号の伝送特性の良好な接続が可能
になる。
【0012】なお、かかる接続構造によれば、他の配線
基板にストリップ導体が設けられている場合には、双方
のストリップ導体をワイヤ、リボンなどの導体部材によ
って電気的に接続するものである。
【0013】また、上記接続構造においては、2つの配
線基板のいずれか一方、または両方が高周波素子を搭載
したパッケージなどからなる場合においても適用できる
他、他の配線基板は、電子機器を構成するハウジングで
あってもよいし、さらには、さらに他の配線基板と接続
するための接続部材であってもよい。
【0014】さらに、他の配線基板におけるグランド層
が誘電体基板内部に形成されている場合、他の配線基板
においてもその端部に同様に段差部を形成して、グラン
ド層が露出した段差面を形成し、2つの配線基板の段差
面同士を当接させて重ね合わせることにより、2つのグ
ランド層間を接続することも可能である。
【0015】
【発明の実施の形態】以下、本発明の接続構造を具体的
に図面を用いて説明する。まず、図1は、本発明の配線
基板の接続構造において用いられる配線基板の基本構造
を説明するための概略断面図である。
【0016】先ず、図1の配線基板Aは、誘電体層1
a、1bを積層して形成された誘電体基板1を有し、こ
の誘電体基板1の表面には、ストリップ導体2が被着形
成されており、誘電体層1aと誘電体層1bの間には、
グランド層3が内蔵されている。そして、このストリッ
プ導体2と、グランド層3によってマイクロストリップ
線路が形成されている。
【0017】かかる構造の配線基板Aにおいては、誘電
体層1aの厚みを信号の周波数に応じて適宜厚さを調整
することにより、ストリップ導体2とグランド層3との
間隔を調整できるために、良好な高周波伝送特性を有す
るマイクロストリップ線路を形成することができる。ま
た、誘電体層1bの厚みの調整によって、配線基板A全
体としての厚みを任意に定めることができるために、配
線基板Aとしての強度を向上することができる。
【0018】本発明においては、配線基板Aの端部にお
いて、誘電体層1a、誘電体層1bのいずれか一方を切
り欠くことにより段差部4を形成し、その段差面5にグ
ランド層3を露出させる。この段差部4は、配線基板A
の一端、あるいは複数の端部に形成することもでき、図
1の配線基板Aでは、誘電体層1bの長さを誘電体1a
よりも短くして両端に段差部4、4が設けられ、その段
差面5、5にグランド層3が露出した構造からなり、か
かる露出したグランド層3を他の電気回路、例えば、配
線基板や、配線基板を支持しそれ自体が接地された金属
製シャーシ、さらには他の配線基板と接続するための接
続部材などに形成されたグランド層と接続する。なお、
他の電気回路におけるグランド層とは、誘電体基板表面
に導体層として形成されたグランド層や金属製シャーシ
のように、配線基板を接続する箇所が電気的に接地され
た金属面であってもよい。
【0019】図2乃至図4は、いずれも本発明の配線基
板の接続構造における基本的接続構造を説明するための
概略断面図である。図2によれば、配線基板Bは、例え
ば、配線基板Aを収納する金属製のシャーシ6の一部に
設けられており、配線基板Bは、誘電体層7aと誘電体
層7bとの積層体からなる誘電体基板7の誘電体層7a
表面にストリップ導体8が被着形成されており、また、
誘電体基板7の内部には、グランド層9が設けられてい
る。また、配線基板Bの配線基板Aとの接続部には、段
差部10が設けられており、その段差面11には、グラ
ンド層9が露出されている。
【0020】そして、配線基板Bのグランド層9が露出
した段差面11に対して、配線基板Aのグランド層3が
露出した段差面5を当接させて重ね合わせることによ
り、配線基板Aのグランド層3と、配線基板Bのグラン
ド層9とを略同一平面内にて電気的に接続することがで
きるために、高周波信号による電磁界分布を乱すことが
なく配線基板Aと配線基板B間において良好な高周波伝
送特性が得られる。
【0021】また、配線基板Aのストリップ導体2と、
配線基板Bのストリップ導体8とは、ワイヤ、リボン、
TAB用テープなどの導体部材12によって電気的に接
続されている。なお、上記グランド層3とグランド層9
とは、半田などのロウ剤によって強固に接続することも
可能である。なお、配線基板Aと配線基板Bとの隙間
は、できるだけ小さいほうが高周波特性を劣化させない
ために望ましい。
【0022】図3の接続構造においては、配線基板C
は、配線基板Aと同様に、誘電体層13a、13bを積
層して形成された誘電体基板13を有し、この誘電体基
板13の表面には、ストリップ導体14が被着形成され
ており、誘電体層13aと誘電体層13bの間には、グ
ランド層15が内蔵されている。そして、このストリッ
プ導体14と、グランド層15によってマイクロストリ
ップ線路が形成されている。そして、配線基板Cの端部
において、誘電体層13a、誘電体層13bを一定の幅
だけずらして積層された構造によって両端に段差部1
6、16が形成され、その段差面17、17にグランド
層15、15が露出されている。一方、配線基板Dは、
配線基板Cと全く同様の構造の誘電体基板13’、スト
リップ導体14’、グランド層15’、段差部16’、
段差面17’を具備する配線基板から構成されるもので
ある。
【0023】図3によれば、配線基板Cの段差面17と
配線基板Dの段差面17’とを当接させて重ね合わせる
ことにより、配線基板Cのグランド層15と、配線基板
Dのグランド層15’とを略同一平面内にて電気的に接
続することができるために、高周波信号による電磁界分
布を乱すことがなく、配線基板Cと配線基板D間におい
て良好な高周波伝送特性が得られる。
【0024】また、配線基板Cのストリップ導体14
と、配線基板Dのストリップ導体14’とはワイヤ、リ
ボン、TAB用テープなどの導体部材18によって電気
的に接続されている。なお、上記グランド層15とグラ
ンド層15’とは、半田などのロウ材によって強固に接
続することも可能である。
【0025】図4は、図1に示した配線基板Aと、配線
基板Aと全く同様の構造を有する、誘電体基板1’、ス
トリップ導体2’、グランド層3’、段差部4’、段差
面5’を具備する配線基板Eとを接続するための構造に
関するものである。図4の接続構造によれば、配線基板
Aと配線基板Eとの間には、誘電体基板19の表面にグ
ランド層20が設けられた接続部材Fが設けられてい
る。そして、配線基板Aおよび配線基板Eの段差面5,
5’は、接続部材Fのグランド層20に対してそれぞれ
当接させて重ね合わせることにより、配線基板Aのグラ
ンド層3、接続部材Fのグランド層20、配線基板Eの
グランド層3’とを略同一平面内にて電気的に接続する
ことができる。また、配線基板Aのストリップ導体2
と、配線基板Eのストリップ導体2’とをワイヤ、リボ
ン、TAB用テープなどの導体部材21によって電気的
に接続する。なお、上記配線基板A,Eのグランド層
3,3’と接続部材Fのグランド層20とは、半田など
のロウ材によって強固に接続することも可能である。
【0026】このような接続構造においては、配線基板
Aのグランド層3と、配線基板Eのグランド層3’とを
接続部材Fのグランド層20を介して略同一平面内にて
電気的に接続することができるために、配線基板Aと配
線基板Eとの接続部において、高周波信号による電磁界
分布を乱すことがなく、配線基板Aと配線基板E間にお
いて良好な高周波信号の伝達が可能となる。
【0027】また、図4における接続部材Fは、上記の
ように誘電体基板19の表面にグランド層20を設けた
もの以外に、全てが金属からなり、電気的に接地された
シャーシ部材であってもよい。
【0028】次に、図5及び図6は、本発明における配
線基板の典型的な応用例として高周波素子を搭載した複
数のパッケージを相互接続した高周波用モジュールに応
用した場合の接続構造を説明するための概略断面図であ
る。
【0029】図5における高周波素子収納用パッケージ
G1によれば、誘電体層31a,誘電体層31bを積層
してなる誘電体基板31を具備し、その誘電体層31a
と誘電体層31bとの界面には、グランド層32が設け
られている。また、誘電体基板31の中央部には凹部3
3が設けられており、凹部33内のグランド層32の表
面には、高周波素子34が固着されている。
【0030】また、誘電体層31bの表面には、ストリ
ップ導体35が被着形成されており、誘電体基板31内
部のグランド層32とともにマイクロストリップ線路を
形成している。そして、誘電体基板31の高周波素子3
4搭載側には、高周波素子34を気密に封止するために
金属製の蓋体36が取り付けられている。
【0031】一方、誘電体基板31の高周波素子34搭
載側とは反対の表面には、ストリップ導体37が設けら
れており、誘電体基板31内部のグランド層32ととも
にマイクロストリップ線路が形成されている。
【0032】そして、高周波素子34搭載面側に設けら
れたストリップ導体35とグランド層32からなるマイ
クロストリップ線路と、高周波素子34搭載面側の反対
側に設けられたストリップ導体37とグランド層32か
らなるマイクロストリップ線路とは、ストリップ導体3
5とストリップ導体37との端部をスルーホール導体3
8によって電気的に接続することにより信号の伝達を可
能としている。
【0033】また、この高周波素子収納用パッケージG
1によれば、誘電体層31aと誘電体層31bとを所定
量ずらして積層された構造によって、パッケージの端部
に、グランド層32が上側に露出した段差面39を有す
る段差部40と、グランド層32が下側に露出した段差
面41を有する段差部42が形成されている。
【0034】そして、このパッケージG1と全く同様の
形状からなるパッケージG2は、各パッケージの段差面
39と、隣接するパッケージの段差面41とを当接させ
て重ね合わせることにより、各パッケージG1、G2の
グランド層32を略同一平面内にて電気的に接続するこ
とができる。そして、各パッケージのストリップ導体3
7同士をワイヤ、リボン、TAB用テープ等の導体部材
43によって電気的に接続することにより、各パッケー
ジG1、G2の各マイクロストリップ線路間を高周波信
号による電磁界分布を乱すことがなく良好な高周波信号
の伝達が可能ななる。
【0035】図6における高周波素子収納用パッケージ
H1によれば、高周波素子収納用パッケージG1と同様
に、誘電体層51a,誘電体層51bを積層してなる誘
電体基板51を具備し、誘電体層51aと誘電体層51
bとの界面には、グランド層52が設けられている。ま
た、誘電体基板51の中央部には凹部53が設けられて
おり、凹部53内のグランド層52の表面には、高周波
素子54が固着されている。
【0036】また、誘電体層51bの表面には、ストリ
ップ導体55が被着形成されており、誘電体基板51内
部のグランド層52とともにマイクロストリップ線路を
形成している。一方、誘電体基板51の高周波素子54
搭載側とは反対の表面には、ストリップ導体56が設け
られており、誘電体基板51内部のグランド層52とと
もにマイクロストリップ線路が形成されている。
【0037】そして、高周波素子54搭載面側に設けら
れたストリップ導体55とグランド層52からなるマイ
クロストリップ線路と、高周波素子54搭載面側の反対
側に設けられたストリップ導体56とグランド層52か
らなるマイクロストリップ線路とは、ストリップ導体5
5とストリップ導体56との端部をグランド層52に設
けられたスロット57を介して対照的に配置することに
より、互いに電磁的に結合され信号の伝達を可能として
いる。
【0038】また、この高周波素子収納用パッケージH
1によれば、誘電体層51bの長さを誘電体層51aよ
りも短くして積層された構造によって、パッケージの端
部に、グランド層52が下側に露出した段差面58を有
する段差部59が両端に形成されている。
【0039】そして、このパッケージH1およびパッケ
ージH1と全く同様の形状からなるパッケージH2は、
パッケージH1、H2の高周波素子54、54’をそれ
ぞれ気密に封止するための凹部60を有し、接地された
金属製のシャーシ61に対して、その突起部62にパッ
ケージの段差面58、58’を当接させて重ね合わせる
ことにより、各パッケージH1、H2のグランド層5
2、52’を略同一平面内にて電気的に接続することが
できるとともに、高周波素子54、54’は金属製シャ
ーシ61によって気密に封止される。そして、各パッケ
ージのストリップ導体56、56’同士をワイヤ、リボ
ン、TAB用テープ等の導体部材63によって電気的に
接続することにより、各パッケージH1、H2の各マイ
クロストリップ線路間を各パッケージの接続部におい
て、高周波信号による電磁界分布を乱すことがなく、良
好な高周波信号の伝達が可能となる。
【0040】本発明によれば、高周波素子を搭載した複
数のパッケージを相互接続した高周波用モジュールに応
用した場合の接続構造については図5及び図6に説明し
た構造に限定されるものではなく、図1乃至図3に示し
た基本的な接続構造を基礎として、あらゆる組み合わせ
によって、高周波素子を搭載したパッケージとシャー
シ、あるいは、高周波素子を搭載したパッケージ同士な
どの接続に適用することが可能である。
【0041】本発明の配線基板の接続構造において、配
線基板の誘電体基板は、アルミナ、ムライト、ガラス、
ガラスセラミックス、窒化アルミニウム(AlN)、窒
化珪素等の焼結体や、有機樹脂を構成要素として含有す
る有機質絶縁材によって構成される。また、グランド
層、ストリップ導体などは、高周波信号の伝送損失を小
さくするためには、導体層材料としてAg、Cu、Au
等の低抵抗導体によって形成されていることが望まし
く、そのために、誘電体基板を焼結体によって形成する
場合には、焼成温度が800〜1000℃程度のガラ
ス、ガラスセラミックス等の低温焼成の焼結体が最適で
あり、この組み合わせにより誘電体層とストリップ導体
やグランド層とを同時焼成によって形成することも可能
である。
【0042】次に、本発明における配線基板を製造する
には、例えば、ガラスセラミックスを構成する原料粉末
に有機物系のバインダーを混合して調製した成形材料
を、ドクターブレード法やプレス成形法、圧延法等の周
知の成形方法でシート状の成形体を得た後、各シート状
成形体に適宜打ち抜き加工して凹部やスルーホール等を
形成し、次いでスルーホール内にAg、Cu、Au等の
低抵抗金属を主体とするペーストを用いてスルーホール
導体や、ストリップ導体、グランド層などの線路パター
ンを印刷形成する。
【0043】そして、複数のシート状成形体のうちグラ
ンド層の上側、または下側のシート状成形体をずらすか
または短く切断して積層して、段差面にグランド層を有
する段差部を形成する。その後、該積層体を800〜1
000℃の温度で、窒素等の非酸化性雰囲気中で焼成す
ることにより配線基板が得られる。
【0044】また、段差面にグランド層を有する段差部
を形成する方法としては、焼成した配線基板から、グラ
ンド層の上側、または下側の誘電体層を研削加工してグ
ランド層を露出させることも可能である。
【0045】かくして得られた配線基板の凹部内に高周
波素子をAu・Ge合金、Au・Sn合金等により凹部
内の所定位置に接着固定した後、ワイヤボンディングや
リボンにより信号伝送線路と電気的に接続したり、金属
製蓋体を接着することにより高周波素子用パッケージを
作製することができる。
【0046】
【発明の効果】以上詳述した通り、本発明の配線基板お
よびその接続構造は、グランド層を内蔵する配線基板に
おいて、その端部おいてグランド層が露出した段差面を
形成して、その露出したグランド層をもって略同一平面
内にて他の配線基板のグランド層を接続することによ
り、接続部におけるストリップ導体とグランド層間の極
端な間隙の変化を抑制することができるために、簡略化
した構造からなり、接続部での伝送損失の小さい接続構
造を提供できる。また、かかる配線基板の構造において
は、基板の厚さを大きくして表面に近い部分にグランド
層を形成してマイクロストリップ線路等の高周波用線路
を形成することが可能であり、しかも他の配線基板のグ
ランド層との接続を良好に行うことができるために、配
線基板の強度の向上と伝送する周波数に応じて高周波特
性に優れた接続構造を提供できる。
【図面の簡単な説明】
【図1】本発明の配線基板の接続構造における配線基板
の基本的な構造を説明するための概略断面図である。
【図2】本発明の配線基板の接続構造における基本的接
続構造の一実施態様を説明するための概略断面図であ
る。
【図3】本発明の配線基板の接続構造における基本的接
続構造の他の実施態様を説明するための概略断面図であ
る。
【図4】本発明の配線基板の接続構造における基本的接
続構造のさらに他の実施態様を説明するための概略断面
図である。
【図5】本発明の配線基板の接続構造を高周波素子を搭
載した複数のパッケージを相互接続した高周波用モジュ
ールに応用した場合の接続構造の一実施態様を説明する
ための概略断面図である。
【図6】本発明の配線基板の接続構造を高周波素子を搭
載した複数のパッケージを相互接続した高周波用モジュ
ールに応用した場合の接続構造の他の実施態様を説明す
るための概略断面図である。
【図7】従来の高周波用線路を有する配線基板の接続構
造を説明するための概略断面図である。
【符号の説明】
A,B 配線基板 1a,1b、7a,7b 誘電体層 1,7 誘電体基板 2,8 ストリップ導体 3,9 グランド層 4,10 段差部 5,11 段差面 6 シャーシ 12 導体部材
フロントページの続き Fターム(参考) 5E346 AA13 BB02 BB06 FF21 HH06 HH07 5J011 DA12 5J014 CA08 CA42 CA56

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】誘電体基板と、該誘電体基板表面に形成さ
    れたストリップ導体と、前記誘電体基板内部に形成され
    たグランド層を有する高周波用線路とを具備してなる配
    線基板において、該基板端部にグランド層が露出した段
    差面を形成し、該露出したグランド層を他の電気回路に
    おけるグランド層と接続せしめることを特徴とする配線
    基板。
  2. 【請求項2】前記誘電体基板表面に、高周波素子が搭載
    され、前記高周波素子と前記ストリップ導体とが電気的
    に接続されてなることを特徴とする請求項1記載の配線
    基板。
  3. 【請求項3】前記高周波用線路が、マイクロストリップ
    線路、グランド付きコプレーナ線路のうちの少なくとも
    1種である請求項1記載の配線基板。
  4. 【請求項4】第1の誘電体基板と、該第1の誘電体基板
    表面に形成されたストリップ導体と該第1の誘電体基板
    内部に形成された第1のグランド層を有する高周波用線
    路とを具備する第1の配線基板を、第2の誘電体基板表
    面に第2のグランド層が形成された第2の配線基板と接
    続する構造であって、前記第1の配線基板の端部に前記
    第1のグランド層が露出した段差面を設け、該段差面を
    前記第2のグランド層に重ね合わせることによって、前
    記第1のグランド層と前記第2のグランド層とを略同一
    平面内にて電気的に接続したことを特徴とする配線基板
    の接続構造。
  5. 【請求項5】前記第2の配線基板が、前記第2の誘電体
    基板表面に第2のストリップ導体を具備しており、前記
    第1のストリップ導体と前記第2のストリップ導体と
    を、ワイヤ、リボンなどの導体部材によって電気的に接
    続してなることを特徴とする請求項4記載の配線基板の
    接続構造。
  6. 【請求項6】前記第2の配線基板における第2のグラン
    ド層が誘電体基板内部に形成されるとともに、前記第2
    の配線基板の端部に前記第2のグランド層が露出した段
    差面が設けられており、前記第1の配線基板における段
    差面を前記第2の段差面と重ね合わせることを特徴とす
    る請求項4または請求項5記載の配線基板の接続構造。
  7. 【請求項7】前記第2の配線基板が、前記第1の配線基
    板を支持するためのシャーシの一部に設けられているこ
    とを特徴とする請求項4乃至請求項6のいずれか記載の
    配線基板の接続構造。
  8. 【請求項8】前記第1の配線基板表面に高周波素子が搭
    載されてなることを特徴とする請求項4乃至請求項7の
    いずれか記載の配線基板の接続構造。
  9. 【請求項9】前記第2の配線基板表面に高周波素子が搭
    載されてなることを特徴とする請求項4乃至請求項8の
    いずれか記載の配線基板の接続構造。
  10. 【請求項10】誘電体基板と、該誘電体基板表面に形成
    されたストリップ導体と該誘電体基板内部に形成された
    グランド層を有する高周波用線路とを具備する2つの配
    線基板を接続する構造であって、各配線基板の端部に前
    記グランド層が露出した段差面を設け、各配線基板の段
    差部を、接続部材表面に形成されたグランド層に重ね合
    わせて、各配線基板のグランド層と前記接続部材のグラ
    ンド層を略同一平面内にて電気的に接続するとともに、
    前記各配線基板の前記ストリップ導体同士をワイヤ、リ
    ボンなどの導体部材によって電気的に接続したことを特
    徴とする配線基板の接続構造。
JP21679398A 1998-07-31 1998-07-31 配線基板の接続構造 Expired - Fee Related JP3762109B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP21679398A JP3762109B2 (ja) 1998-07-31 1998-07-31 配線基板の接続構造
US09/363,619 US6483406B1 (en) 1998-07-31 1999-07-29 High-frequency module using slot coupling
DE69933619T DE69933619T2 (de) 1998-07-31 1999-07-30 Hochfrequenzmodul
EP99114940A EP0977298B1 (en) 1998-07-31 1999-07-30 High-frequency module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21679398A JP3762109B2 (ja) 1998-07-31 1998-07-31 配線基板の接続構造

Publications (2)

Publication Number Publication Date
JP2000049509A true JP2000049509A (ja) 2000-02-18
JP3762109B2 JP3762109B2 (ja) 2006-04-05

Family

ID=16693973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21679398A Expired - Fee Related JP3762109B2 (ja) 1998-07-31 1998-07-31 配線基板の接続構造

Country Status (1)

Country Link
JP (1) JP3762109B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010111806A (ko) * 2000-06-13 2001-12-20 구자홍 집적화된 고주파 공진기 및 그 제조 방법
KR100348443B1 (ko) * 2000-07-13 2002-08-10 엘지전자 주식회사 유전체 공진기 및 그 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012191521A (ja) * 2011-03-11 2012-10-04 Fujitsu Ltd 可変フィルタ装置および通信装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010111806A (ko) * 2000-06-13 2001-12-20 구자홍 집적화된 고주파 공진기 및 그 제조 방법
KR100348443B1 (ko) * 2000-07-13 2002-08-10 엘지전자 주식회사 유전체 공진기 및 그 제조방법

Also Published As

Publication number Publication date
JP3762109B2 (ja) 2006-04-05

Similar Documents

Publication Publication Date Title
JP2003502852A (ja) 多層プリント回路板へチップを装着するための構成
JP2001028413A (ja) 高周波用パッケージ
JP3786545B2 (ja) 配線基板とその接続構造
JP3580680B2 (ja) 高周波用パッケージおよびその接続構造
JP3631667B2 (ja) 配線基板およびその導波管との接続構造
JP3762109B2 (ja) 配線基板の接続構造
JP3309056B2 (ja) 高周波素子収納用パッケージ
JP3464118B2 (ja) 高周波用パッケージの接続構造
JP4009169B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3426878B2 (ja) 配線基板の実装構造
JP3771853B2 (ja) 入出力端子および半導体素子収納用パッケージ
JP4522010B2 (ja) 入出力端子および半導体素子収納用パッケージおよび半導体装置
JP2002185222A (ja) 配線基板
JP3439967B2 (ja) 高周波半導体素子用パッケージ
JP3181036B2 (ja) 高周波用パッケージの実装構造
JP2006067376A (ja) アンテナモジュール
JP3840160B2 (ja) 高周波素子収納用パッケージ
JP2003273276A (ja) 入出力端子および半導体素子収納用パッケージ
JP3681950B2 (ja) 配線基板およびその導波管との接続構造
JP3605257B2 (ja) 高周波パッケージの接続構造
JP3540939B2 (ja) 高周波用配線基板
JP3464119B2 (ja) 高周波用パッケージ及びその接続構造
JP2001230342A (ja) 高周波回路部品搭載用基板の実装構造
JP3638528B2 (ja) 半導体素子収納用パッケージ
JP3628254B2 (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050921

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060112

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100120

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110120

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110120

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120120

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120120

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130120

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140120

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees