JPH01189201A - 半導体装置用パッケージ - Google Patents
半導体装置用パッケージInfo
- Publication number
- JPH01189201A JPH01189201A JP63013106A JP1310688A JPH01189201A JP H01189201 A JPH01189201 A JP H01189201A JP 63013106 A JP63013106 A JP 63013106A JP 1310688 A JP1310688 A JP 1310688A JP H01189201 A JPH01189201 A JP H01189201A
- Authority
- JP
- Japan
- Prior art keywords
- package
- external circuit
- microstrip line
- semiconductor device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 73
- 239000000758 substrate Substances 0.000 claims abstract description 24
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 abstract description 8
- 238000004806 packaging method and process Methods 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 7
- 239000000919 ceramic Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 235000012771 pancakes Nutrition 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 229930091051 Arenine Natural products 0.000 description 1
- 229920000742 Cotton Polymers 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Waveguides (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
マイクロ波用もしくは高速スイッチング用の半導体回路
が形成されている半導体基板を外部回路基板上に実装す
るためのパッケージに関し。
が形成されている半導体基板を外部回路基板上に実装す
るためのパッケージに関し。
上記半導体回路を外部回路基板上の外部回路にマイクロ
ストリップラインで直接に接続可能とすることを目的と
し。
ストリップラインで直接に接続可能とすることを目的と
し。
実装時に該外部回路基板面に対し平行に対向ないし実質
的に接触する一表面と、該表面に対して傾斜して設けら
れ、その一端が該表面において露出するように延伸する
傾斜部を有するマイクロストリップラインを備えること
によって構成される。
的に接触する一表面と、該表面に対して傾斜して設けら
れ、その一端が該表面において露出するように延伸する
傾斜部を有するマイクロストリップラインを備えること
によって構成される。
本発明は半導体装置を外部回路基板に実装するためのパ
ンケージに係り、とくに、マイクロ波用もしくは高速ス
イッチング用の半導体装置の実装に適したパッケージに
関する。
ンケージに係り、とくに、マイクロ波用もしくは高速ス
イッチング用の半導体装置の実装に適したパッケージに
関する。
シリコンＭＯ５ＦＥＴ、 ＧａＡｓ−ＭＥＳＦＥＴ、
ＩＩＥＭＴ等を用いた高周波用あるいは高速ス・イツチ
ング用の半導体装置を外部回路基板に実装する方法とし
ては、半導体装置（半導体回路）が形成されている基板
（チップ）をセラミックあるいは樹脂等のパンケージに
収容し、該パッケージのリード線を外部回路基板に接続
する方法と、チップ表面にはんだ等から成るハンプを設
けておき、これを外部回路基板面に形成されている端子
に直接に接続するフェースボンディング法とがある。
ＩＩＥＭＴ等を用いた高周波用あるいは高速ス・イツチ
ング用の半導体装置を外部回路基板に実装する方法とし
ては、半導体装置（半導体回路）が形成されている基板
（チップ）をセラミックあるいは樹脂等のパンケージに
収容し、該パッケージのリード線を外部回路基板に接続
する方法と、チップ表面にはんだ等から成るハンプを設
けておき、これを外部回路基板面に形成されている端子
に直接に接続するフェースボンディング法とがある。
上記実装法のうち、高速の半導体装置にはフェースポン
ディングが適しているとされているが。
ディングが適しているとされているが。
接続−何信頼」士、試験および保守の容易性の点で必ず
しも充分ではない。これに対して、パッケージによる方
法には、従来、外部回路基板との接続のために設けられ
ているリード線に関係する損失が避けられない欠点があ
った。
しも充分ではない。これに対して、パッケージによる方
法には、従来、外部回路基板との接続のために設けられ
ているリード線に関係する損失が避けられない欠点があ
った。
例えば、従来実用化されているフラットパッケージ（第
２図）あるいはチップキャリヤと称されているパッケー
ジ（第３図）では、半導体装置チップ（基板）１を収容
する。セラミックスまたは樹脂から成る容器２の表面に
５０ｏｈｍのマイクロストリップライン３が設けられて
いるが、これらの構造では、マイクロストリップライン
３は外部回路基板４に設けられている外部回路（図示省
略）とリード線５によって接続される必要がある。しか
しながら、リード線５は一般に板状の金属線であり、マ
イクロストリップライン３および上記外部回路とのイン
ピーダンス整合がなされていない。
２図）あるいはチップキャリヤと称されているパッケー
ジ（第３図）では、半導体装置チップ（基板）１を収容
する。セラミックスまたは樹脂から成る容器２の表面に
５０ｏｈｍのマイクロストリップライン３が設けられて
いるが、これらの構造では、マイクロストリップライン
３は外部回路基板４に設けられている外部回路（図示省
略）とリード線５によって接続される必要がある。しか
しながら、リード線５は一般に板状の金属線であり、マ
イクロストリップライン３および上記外部回路とのイン
ピーダンス整合がなされていない。
その結果、リード線５を高周波信号が通過した場合、こ
れらの接続部において、インピーダンスの不整合による
損失が生じる。なお、第２図および第３図において、符
号６は半導体装置チップ１上の半導体回路とマイクロス
トリップライン３を接続するための接続線、符号７は半
導体装置チップｌを容器２内に密閉するための蓋部、符
号８は蓋部７と接続線６との接触を防止するためのスペ
ーサ、符号９は前記半導体回路の動作時に発生する熱を
放散させるための冷却機構である。
れらの接続部において、インピーダンスの不整合による
損失が生じる。なお、第２図および第３図において、符
号６は半導体装置チップ１上の半導体回路とマイクロス
トリップライン３を接続するための接続線、符号７は半
導体装置チップｌを容器２内に密閉するための蓋部、符
号８は蓋部７と接続線６との接触を防止するためのスペ
ーサ、符号９は前記半導体回路の動作時に発生する熱を
放散させるための冷却機構である。
第２図の構造のパッケージにおいては接続線６および蓋
部８があるために、また、第３図の構造のパッケージに
おいては容器２のために、このままでは、マイクロスト
リップライン３と前記外部回路とを同一高さにすること
ができない。このために１マイクロストリツプライン３
と前記外部回路を直接に接続することができず、これら
の間をリード線５により接続するごとになる。リード線
５を用いず、マイクロストリップライン３を前記外部回
路と直接に接続する方法として、外部回路基板４に溝を
設け、この溝に容器２を埋め込んで前記外部回路とマイ
クロストリップライン３を同一の高さにする方法が着想
されるが、この方法は。
部８があるために、また、第３図の構造のパッケージに
おいては容器２のために、このままでは、マイクロスト
リップライン３と前記外部回路とを同一高さにすること
ができない。このために１マイクロストリツプライン３
と前記外部回路を直接に接続することができず、これら
の間をリード線５により接続するごとになる。リード線
５を用いず、マイクロストリップライン３を前記外部回
路と直接に接続する方法として、外部回路基板４に溝を
設け、この溝に容器２を埋め込んで前記外部回路とマイ
クロストリップライン３を同一の高さにする方法が着想
されるが、この方法は。
溝の加工精度、加工コストの点で実施困難であり。
また、多層配線構造を有する外部回路基板４に対しては
適用不可能である。
適用不可能である。
本発明は、上記の問題点に鑑み、半導体基板に形成され
た半導体回路を外部回路基板にマイクロストリップライ
ンで直接接続可能なパッケージを提供することを目的と
する。
た半導体回路を外部回路基板にマイクロストリップライ
ンで直接接続可能なパッケージを提供することを目的と
する。
上記目的は、半導体回路が形成された半導体基板を外部
回路が形成された外部回路基板面上に実装するためのパ
ッケージであって、実装時に該外部回路基板面に対し平
行に対向ないし実質的に接触する一表面と、該表面に対
して傾斜して設けられ、その一端が該表面において露出
するように延伸する傾斜部を有するマイクロストリップ
ラインとを備えたことを特徴とする１本発明に係る半導
体装置用パッケージによって達成される。
回路が形成された外部回路基板面上に実装するためのパ
ッケージであって、実装時に該外部回路基板面に対し平
行に対向ないし実質的に接触する一表面と、該表面に対
して傾斜して設けられ、その一端が該表面において露出
するように延伸する傾斜部を有するマイクロストリップ
ラインとを備えたことを特徴とする１本発明に係る半導
体装置用パッケージによって達成される。
第１図は本発明の半導体装置用パッケージの原理的構造
を示す要部断面図である。同図に示すように２本発明の
半導体装置用パフケージ１０を外部回路基板２０に実装
した場合、誘電体容器１１の内部に収容された半導体基
板１３に対向する端部１２ａから延伸するマイクロスト
リップライン１２の部分が。
を示す要部断面図である。同図に示すように２本発明の
半導体装置用パフケージ１０を外部回路基板２０に実装
した場合、誘電体容器１１の内部に収容された半導体基
板１３に対向する端部１２ａから延伸するマイクロスト
リップライン１２の部分が。
外部回路基板２０に対して平行でなく、傾斜している。
この傾斜部分１２ｃは、外部回路基板２０面に接触ない
しは平行に対向する誘電体容器表面１ｌｂ（以下におい
て接続面１１ｂと称する）に達し、ここで端部１２ｂを
形成し、端部１２ｂが外部回路基板２０に形成されてい
る外部回路２１と接続される。その結果、半導体基板１
３上に形成されている半導体回路と外部回路２１との接
続において、従来のパッケージにおけるような前記リー
ド線を用いる必要がなくなり、マイクロストリップライ
ンとリード線間のインピーダンスの不整合に起因する損
失がなくなる。なお、同図において符号１６は誘電体容
器１１の背面に形成された接地面１６．１８は半４体基
板１３に形成されている半導体回路とマイクロストリッ
プライン１２を接続する接続線、符号１９は半導体基板
１３を密閉するための蓋部を示す。
しは平行に対向する誘電体容器表面１ｌｂ（以下におい
て接続面１１ｂと称する）に達し、ここで端部１２ｂを
形成し、端部１２ｂが外部回路基板２０に形成されてい
る外部回路２１と接続される。その結果、半導体基板１
３上に形成されている半導体回路と外部回路２１との接
続において、従来のパッケージにおけるような前記リー
ド線を用いる必要がなくなり、マイクロストリップライ
ンとリード線間のインピーダンスの不整合に起因する損
失がなくなる。なお、同図において符号１６は誘電体容
器１１の背面に形成された接地面１６．１８は半４体基
板１３に形成されている半導体回路とマイクロストリッ
プライン１２を接続する接続線、符号１９は半導体基板
１３を密閉するための蓋部を示す。
以下本発明の実施例を図面を参照して説明する。
第４図は本発明に係る半導体装置用パッケージの一実施
例である最も単純化された構造の一つを示す。第４図（
ａ）の斜視図を参照して９本半導体装置用パッケージ１
０は、誘電体容器１１とマイクロストリップライン１２
から成る。通常のパッケージと同様に、誘電体容器１１
のキャビティ内には半導体基板（チップ）１３が設置さ
れる。誘電体容器１１には、半導体基板１３の上面とほ
ぼ同一の高さのテラス部１５が形成されている。
例である最も単純化された構造の一つを示す。第４図（
ａ）の斜視図を参照して９本半導体装置用パッケージ１
０は、誘電体容器１１とマイクロストリップライン１２
から成る。通常のパッケージと同様に、誘電体容器１１
のキャビティ内には半導体基板（チップ）１３が設置さ
れる。誘電体容器１１には、半導体基板１３の上面とほ
ぼ同一の高さのテラス部１５が形成されている。
本発明の誘電体容器１１においては、従来のパンケージ
におけるマイクロストリップライン３ （第２図または
第３図参照）とは異なって、マイクロストリップライン
１２はテラス部１５から直線状に延伸せずに、テラス部
１５周囲に設けられている傾斜した内表面１１ａ上を延
伸するようにして必要な数だけ設けられている。
におけるマイクロストリップライン３ （第２図または
第３図参照）とは異なって、マイクロストリップライン
１２はテラス部１５から直線状に延伸せずに、テラス部
１５周囲に設けられている傾斜した内表面１１ａ上を延
伸するようにして必要な数だけ設けられている。
第４図（ｂｌは第４図（ａ）における円Ａ内の部分拡大
斜視図であって、マイクロストリップライン１２は。
斜視図であって、マイクロストリップライン１２は。
テラス部１５に形成された端部１２ａと内表面１１ａ上
を延伸する傾斜部１２ｃを有し、傾斜部１２ｃは誘電体
容器１１における前記接続面１１ｂに達し、ここで露出
する端部を形成している。端部１２ａは半導体基板１３
に形成されているバッド１７と接続線１Ｂにより接続さ
れろ。パッケージ１０が外部回路基板に実装された場合
、接続面１１ｂに露出する前記端部が前記外部回路と接
続される。
を延伸する傾斜部１２ｃを有し、傾斜部１２ｃは誘電体
容器１１における前記接続面１１ｂに達し、ここで露出
する端部を形成している。端部１２ａは半導体基板１３
に形成されているバッド１７と接続線１Ｂにより接続さ
れろ。パッケージ１０が外部回路基板に実装された場合
、接続面１１ｂに露出する前記端部が前記外部回路と接
続される。
上記半導体装置用パッケージ１０において、マイクロス
トリップライン１２はテラス部１５および内表面１１ａ
にそれぞれ形成された部分のなす角度ができるだけ小さ
いことが望ましい。したがって、内表面１１ａはテラス
部１５に対して鈍角をなすように形成する。このような
内表面１１ａは、接続面１１ｂに垂直な軸上に定点を有
する錐面９例えば四角錐の錐面の一部を成す。したがっ
て、マイクロストリップライン１２の傾斜部１２ｃ自身
がこの錐面の一部を成すとみなすことができる。このよ
うな傾斜部１２ｃは９例えば四角錐の場合、四つの錐面
のすべて、あるいは、半導体装置用パッケージの用途に
応じて所定の錐面９例えば対向する二つの錐面の一部を
成すように形成される。
トリップライン１２はテラス部１５および内表面１１ａ
にそれぞれ形成された部分のなす角度ができるだけ小さ
いことが望ましい。したがって、内表面１１ａはテラス
部１５に対して鈍角をなすように形成する。このような
内表面１１ａは、接続面１１ｂに垂直な軸上に定点を有
する錐面９例えば四角錐の錐面の一部を成す。したがっ
て、マイクロストリップライン１２の傾斜部１２ｃ自身
がこの錐面の一部を成すとみなすことができる。このよ
うな傾斜部１２ｃは９例えば四角錐の場合、四つの錐面
のすべて、あるいは、半導体装置用パッケージの用途に
応じて所定の錐面９例えば対向する二つの錐面の一部を
成すように形成される。
第５図は第４図に示したマイクロストリップライン１２
の傾斜部！２ｃがさらに延伸し、接続面１１ｂに端部１
２ｂを形成する場合を示す。したがって。
の傾斜部！２ｃがさらに延伸し、接続面１１ｂに端部１
２ｂを形成する場合を示す。したがって。
端部１２ｂは、同図の半導体装置用パンケージＩＯＡが
前記外部回路基板２０上に実装された場合５外部回路基
板２０と面どうしで接続される。
前記外部回路基板２０上に実装された場合５外部回路基
板２０と面どうしで接続される。
通常、マイクロストリップラインは、前記接地面１６
（第１図参照）と組合わされた構造とされ。
（第１図参照）と組合わされた構造とされ。
これによりマイクロストリップライン１２に所定のイン
ピーダンスが付与される。誘電体容器１１の背面に接地
面１６を形成する代わりに、接地面１６に相当する接地
線をマイクロストリップラインと同一面に形成したコプ
レーナ型と呼ばれる構造がある。
ピーダンスが付与される。誘電体容器１１の背面に接地
面１６を形成する代わりに、接地面１６に相当する接地
線をマイクロストリップラインと同一面に形成したコプ
レーナ型と呼ばれる構造がある。
第５図の半導体装置用パッケージＩＯＡは、コプレーナ
型のマイクロストリップラインが設けられた例を示して
いる。すなわち、マイクロストリップライン１２の両側
に、所定の間隔をおいて、接地線１６ａが設けられてい
る。なお、前記実施例と同様に、テラス部１５上におけ
るマイクロストリップライン１２の端部１２ａと半導体
７．￥仮１３上に形成されている所定のバンド１７間が
、金線等の接続線１８により接続される。
型のマイクロストリップラインが設けられた例を示して
いる。すなわち、マイクロストリップライン１２の両側
に、所定の間隔をおいて、接地線１６ａが設けられてい
る。なお、前記実施例と同様に、テラス部１５上におけ
るマイクロストリップライン１２の端部１２ａと半導体
７．￥仮１３上に形成されている所定のバンド１７間が
、金線等の接続線１８により接続される。
上記実施例により明らかなように１本発明の主たる特徴
は、マイクロストリップライン１２が、前記傾斜部分１
２ｃを有することである。したがって。
は、マイクロストリップライン１２が、前記傾斜部分１
２ｃを有することである。したがって。
１頃斜部１２ｃは、上記実施例におけるような露出した
内表面１１ａ上に形成されることは必ずしも必要ではな
く、第６図に示す実施例の半導体装置用パッケージ１０
Ｂのように、端部１２ａと１２ｂのみがｎ出し、傾斜部
１２ｃは誘電体容器１１の内部に埋め込まれた構造であ
ってもよい。この場合、前記コプレーナ型のマイクロス
トリップライン１２であっても同様である。なお、同図
には、傾斜部１２ｃが成す面を破線ｎＬで示しである。
内表面１１ａ上に形成されることは必ずしも必要ではな
く、第６図に示す実施例の半導体装置用パッケージ１０
Ｂのように、端部１２ａと１２ｂのみがｎ出し、傾斜部
１２ｃは誘電体容器１１の内部に埋め込まれた構造であ
ってもよい。この場合、前記コプレーナ型のマイクロス
トリップライン１２であっても同様である。なお、同図
には、傾斜部１２ｃが成す面を破線ｎＬで示しである。
上記各実施例の構造の半導体装置用パッケージＩｎ、
ＩＯ八、 ＩＯＢにより、第１図に示すように８半導体
基板１３に形成されている半導体回路はマイクロストリ
ップライン１２によって外部回＋７３２１に直接に接続
でき、従来のパッケージにおいて問題となったマイクロ
ストリップラインとリード線５とのインピーダンス不整
合による損失を防止することが可能となる。また、これ
ら半導体装置用パンケージは、外部回路基板２０に溝を
設ける必要がないので、多層配線基板に適用できること
はいうまでもない。
ＩＯ八、 ＩＯＢにより、第１図に示すように８半導体
基板１３に形成されている半導体回路はマイクロストリ
ップライン１２によって外部回＋７３２１に直接に接続
でき、従来のパッケージにおいて問題となったマイクロ
ストリップラインとリード線５とのインピーダンス不整
合による損失を防止することが可能となる。また、これ
ら半導体装置用パンケージは、外部回路基板２０に溝を
設ける必要がないので、多層配線基板に適用できること
はいうまでもない。
本発明の半導体装置用パッケージにおいてマイクロスト
リップライン１２の傾斜部１２ｃが形成される内表面１
１ａまたは傾斜部１２ｃそのものが形成する面は、上記
のような四角錐の錐面の一部の他に。
リップライン１２の傾斜部１２ｃが形成される内表面１
１ａまたは傾斜部１２ｃそのものが形成する面は、上記
のような四角錐の錐面の一部の他に。
円錐の錐面であってもよい。さらに、他の曲面の一部を
成す場合を第７図ないし第１０図に示す。これらの図に
おいて、（ａ）は、マイクロストリップライン１２の前
記傾斜部１２ｃと端１部１２ａおよび１２ｂが成す曲面
をそれらの包絡面で代表して示し、（ｂ）は（，１）に
おけるＸ−Ｘ断面を、誘電体容器１１および接地面１６
の対応する断面とともに示しである。なお。
成す場合を第７図ないし第１０図に示す。これらの図に
おいて、（ａ）は、マイクロストリップライン１２の前
記傾斜部１２ｃと端１部１２ａおよび１２ｂが成す曲面
をそれらの包絡面で代表して示し、（ｂ）は（，１）に
おけるＸ−Ｘ断面を、誘電体容器１１および接地面１６
の対応する断面とともに示しである。なお。
（ｂｌには、第６図で説明したような傾斜部１２ｃが誘
電体容器１１に埋め込まれる場合の断面構造を点線で示
しである。また、（ｂ）において符号１３は半屏体基板
である。
電体容器１１に埋め込まれる場合の断面構造を点線で示
しである。また、（ｂ）において符号１３は半屏体基板
である。
第７図はマイクロストリップライン１２の傾斜部１２ｃ
が、前記接続面１１ｂ（第４図ないし第６図参照）に平
行な軸を有する円または楕円筒面の一部から成る場合で
ある。すなわち、同図（ｂｌにおいて。
が、前記接続面１１ｂ（第４図ないし第６図参照）に平
行な軸を有する円または楕円筒面の一部から成る場合で
ある。すなわち、同図（ｂｌにおいて。
傾斜部１２ｃは円弧または楕円の一部を成している。
この円または楕円筒面に平行な背面に接地面托が形成さ
れている。マイクロストリップライン１２が前記コプレ
ーナ型である場合には１接地面１６の代わりに前記接地
線１６ａ（第５図参照）が傾斜部１２ｃと同一面内に形
成される。したがって、コプレーナ型の場合には１誘電
体容５１１の背面はマイクロストリップライン１２に平
行な面である必要がなくなる。また、傾斜部１２ｃは誘
電体容器１１とその一部であるｌｉｄによって埋め込ま
れた構造としてもよいことは、第６図の実施例と同様で
ある。
れている。マイクロストリップライン１２が前記コプレ
ーナ型である場合には１接地面１６の代わりに前記接地
線１６ａ（第５図参照）が傾斜部１２ｃと同一面内に形
成される。したがって、コプレーナ型の場合には１誘電
体容５１１の背面はマイクロストリップライン１２に平
行な面である必要がなくなる。また、傾斜部１２ｃは誘
電体容器１１とその一部であるｌｉｄによって埋め込ま
れた構造としてもよいことは、第６図の実施例と同様で
ある。
上記コプレーナ型および埋め込み構造の適用については
、以下に述べる第８図、第９図、第１０図の実施例にお
いても同様であるので、説明を省略する。
、以下に述べる第８図、第９図、第１０図の実施例にお
いても同様であるので、説明を省略する。
第８図は、第７図の実施例と同様に、マイクロストリッ
プライン１２の傾斜部１２ｃが円または楕円筒面の一部
から成るが、互いに直交する軸を有する円または楕円筒
面の一部から構成される場合である。すなわち、（頃斜
部１２ｃ１と傾斜部１２ｃ２とは。
プライン１２の傾斜部１２ｃが円または楕円筒面の一部
から成るが、互いに直交する軸を有する円または楕円筒
面の一部から構成される場合である。すなわち、（頃斜
部１２ｃ１と傾斜部１２ｃ２とは。
軸が直交する９例えば円筒面の一部である。この傾斜部
１２ｃのＸ−Ｘ断面は、同図（ｂ）に示すように。
１２ｃのＸ−Ｘ断面は、同図（ｂ）に示すように。
第７図（ｂｌと同一となる。
第９図は、マイクロストリップライン１２の傾斜部１２
ｃが球面または回転楕円面の一部から成る場合である。
ｃが球面または回転楕円面の一部から成る場合である。
同図（ａｌにおけるＸ−Ｘ断面は、同図（ｂｌに示すよ
うに、第７図（ｂｌと同一となる。
うに、第７図（ｂｌと同一となる。
第１０図は、マイクロストリップライン１２の傾斜部１
２ｃがヘル型の曲面の一部から成る場合である。
２ｃがヘル型の曲面の一部から成る場合である。
したがって、傾斜部１２ｃは、同図＋ａ）におけるＸ−
Ｘ断面図である同図（ｂ）に示すように、Ｓ字形を成し
。
Ｘ断面図である同図（ｂ）に示すように、Ｓ字形を成し
。
端部１２ａおよび端部１２ｂにそれぞれ漸近して接続さ
れた構造を有する。
れた構造を有する。
第１１図は、半導体基板１３を収容するキャビティが、
誘電体容器１１に関して外部回路基板２０と反対（ｊｌ
Ｊに設けられた構造の半導体装置用パッケージであって
、第３図に示した従来のデツプキャリヤ構造に対応する
。この実施例の半導体装置用パ、７ケージＩＯＣにおい
ても、マイクロストリップライン１２は、テラス部１５
に形成された端部１２．］ と外部回路基板２０上の外
部回路２１と接続される端部１２ｂとの間に、傾斜部１
２ｃを有する。これにより、半導体基板１３に形成され
ている半Ｗ体回路と外部回路２１とは、前記ジー１線５
を用いることなく、マイクロストリップライン１２によ
り直接に接続可能である。
誘電体容器１１に関して外部回路基板２０と反対（ｊｌ
Ｊに設けられた構造の半導体装置用パッケージであって
、第３図に示した従来のデツプキャリヤ構造に対応する
。この実施例の半導体装置用パ、７ケージＩＯＣにおい
ても、マイクロストリップライン１２は、テラス部１５
に形成された端部１２．］ と外部回路基板２０上の外
部回路２１と接続される端部１２ｂとの間に、傾斜部１
２ｃを有する。これにより、半導体基板１３に形成され
ている半Ｗ体回路と外部回路２１とは、前記ジー１線５
を用いることなく、マイクロストリップライン１２によ
り直接に接続可能である。
半導体装置用パッケージＩＯＣにおいても、誘電体容器
ｌｌ上にマイクロストリップライン１２と平行に設けら
れている接地面１６の代わりに、マイク１１−１ス１リ
ソブライン１２と同一面に前記接地線ｉ６ａを設けるこ
とにより、コプレーナ型とすることにより、誘電体容器
１１をその一部分１１ｅだけで構成することができる。
ｌｌ上にマイクロストリップライン１２と平行に設けら
れている接地面１６の代わりに、マイク１１−１ス１リ
ソブライン１２と同一面に前記接地線ｉ６ａを設けるこ
とにより、コプレーナ型とすることにより、誘電体容器
１１をその一部分１１ｅだけで構成することができる。
第１２図は、第４図ないし第１０図で説明した本発明の
゛１′、Ｗ体装置用パッケージを製造する工程の一例を
説明するための要部断面図である。第１２図［８）に示
すように、所定の厚さを有する５例えばアルミナセラミ
ックスのグリーンシート３１の一面全体に１例えば金ペ
ーストを塗布・乾燥し、前記接地面１６ａとなる導体層
３２を形成する。次いで、グリーンシート３１の反対側
の面における所定領域に。
゛１′、Ｗ体装置用パッケージを製造する工程の一例を
説明するための要部断面図である。第１２図［８）に示
すように、所定の厚さを有する５例えばアルミナセラミ
ックスのグリーンシート３１の一面全体に１例えば金ペ
ーストを塗布・乾燥し、前記接地面１６ａとなる導体層
３２を形成する。次いで、グリーンシート３１の反対側
の面における所定領域に。
同じく金ペーストを塗布・乾燥し導体層３３を形成する
。導体層３３は、のちに半導体基板をはんだ付けするた
めに設けられる。
。導体層３３は、のちに半導体基板をはんだ付けするた
めに設けられる。
第１２図（ｂｌに示すように、同じくアルミナセラミッ
クス等の別のグリーンシート３４の一面に９例えば金ペ
ーストを、前記マイクロストリップライン１２に相当す
るパターンに塗布・乾燥し、導体層３５を形成したのち
、前記Ｗ体層３３に対応する位置に開口３６を設ける。
クス等の別のグリーンシート３４の一面に９例えば金ペ
ーストを、前記マイクロストリップライン１２に相当す
るパターンに塗布・乾燥し、導体層３５を形成したのち
、前記Ｗ体層３３に対応する位置に開口３６を設ける。
次いで、第１２図（Ｃ）に示すように９ｗ体層３３と開
口３６が整合するようにして、上記グリーンシート３１
上にグリーンシート３４を重ね合わせる。重ね合わされ
たグリーンシート３１および３４を、所定のプレス型に
入れ、第１２図（ｄｌに示すように、前記開口３６が存
在する側が凹面を成すように加圧成形したのち、熱処理
を施して焼結することにより、半導体装置用パッケージ
が得られる。
口３６が整合するようにして、上記グリーンシート３１
上にグリーンシート３４を重ね合わせる。重ね合わされ
たグリーンシート３１および３４を、所定のプレス型に
入れ、第１２図（ｄｌに示すように、前記開口３６が存
在する側が凹面を成すように加圧成形したのち、熱処理
を施して焼結することにより、半導体装置用パッケージ
が得られる。
上記成形に用いられるプレス型を変えることにより、マ
イクロストリップライン１２の傾斜部１２ｃを、またコ
プレーナ型の場合には傾斜部１２ｃと接地綿ＩＧａを、
前記四角錐または円錐の錐面の一部を構成するように成
形できる。さらに、前記プレス型の選択によって、第７
図から第１Ｏ図に示す傾斜部１２ｃが設けられたマイク
ロストリップライン１２を有する半導体装置用パッケー
ジが製造できる。
イクロストリップライン１２の傾斜部１２ｃを、またコ
プレーナ型の場合には傾斜部１２ｃと接地綿ＩＧａを、
前記四角錐または円錐の錐面の一部を構成するように成
形できる。さらに、前記プレス型の選択によって、第７
図から第１Ｏ図に示す傾斜部１２ｃが設けられたマイク
ロストリップライン１２を有する半導体装置用パッケー
ジが製造できる。
本発明によれば、収容される半４体基板に形成された半
４体回路を外部回路に直接に接続可能なマイクロストリ
ップラインを有する半導体装置用パッケージが提供され
、高周波用もしくは高速スイッチング用の半導体装置を
外部回路基板に実装ずろ際において従来問題点されたイ
ンピーダンス不整合による［置火を低減できる効果があ
る。
４体回路を外部回路に直接に接続可能なマイクロストリ
ップラインを有する半導体装置用パッケージが提供され
、高周波用もしくは高速スイッチング用の半導体装置を
外部回路基板に実装ずろ際において従来問題点されたイ
ンピーダンス不整合による［置火を低減できる効果があ
る。
第１図は本発明の半導体装置用パンケージの原理的構造
を説明するための要部断面図。 第２図および第３図は従来の半導体装置用パッケージの
構造を示す要部断面図。 第４図ないし第１１図は本発明の半導体装置用パンケー
ジの構造の実施例を示す図。 第１２図は本発明の半導体装置用パンケージの製造工程
の一例を示す要部断面図 である。 図において。 １と１３は半導体基板。 ２と１１は誘電体容器。 ３と１２はマイクロストリップライン。 ４と２０は外部回路基板。 ５はリード線。 ６は接続線。 ７は蓋部。 ８はスペーサ。 ９は冷却機構。 １０と１〇八ないしＩＯＣは半導体装置用パッケージ。 １１ａは内表面。 １１ｂは接続面。 ｌｉｄとｌｉｅは誘電体容器の一部分。 １２ａ と１２ｂは端部。 １２ｃは傾斜部。 １５はテラス部。 １６は接地面。 １６ａは接地線。 １７はパッド。 １８は接続線。 ２１は外部回路。 ３１と３４はグリーンシート。 ３２と３３と３５はＷ体層。 ３６は開口。 である。 ハ又ち）］）’１ａ＋ゾ・ソリー−ジｃｒ＞）Ｔ、 Ｒ
ぶり不啄逮率 １ ロ イ斤肩（のハ０ツγ−ジ（〕うットハ０ツケージつ」←
２ ２ 従昶のＩλ°、ゾアージ゛ （チップキャリアｐ」１
３ 口 ギ４トク月■−ゾシ大芝４列 乗 ４ 口 茅 ６ の （ζ２．ン
（ｂ）ボ発期の別の文九例 第 ７０ 都余朗■了；］つ艷施夕」 半８ 口 ／１ヌ＄ｆｌ）”！ ６つ 、ツ′弓 ごつ４町＝ズに
嘗ｒ６Σ」不 ｑ 口 （の）（ｂ） ボ俗ヨ月の男１ラブこ２（式し」 界／θ ■ な企朝ｅヌＩＪの艷流例 予１１ 口
を説明するための要部断面図。 第２図および第３図は従来の半導体装置用パッケージの
構造を示す要部断面図。 第４図ないし第１１図は本発明の半導体装置用パンケー
ジの構造の実施例を示す図。 第１２図は本発明の半導体装置用パンケージの製造工程
の一例を示す要部断面図 である。 図において。 １と１３は半導体基板。 ２と１１は誘電体容器。 ３と１２はマイクロストリップライン。 ４と２０は外部回路基板。 ５はリード線。 ６は接続線。 ７は蓋部。 ８はスペーサ。 ９は冷却機構。 １０と１〇八ないしＩＯＣは半導体装置用パッケージ。 １１ａは内表面。 １１ｂは接続面。 ｌｉｄとｌｉｅは誘電体容器の一部分。 １２ａ と１２ｂは端部。 １２ｃは傾斜部。 １５はテラス部。 １６は接地面。 １６ａは接地線。 １７はパッド。 １８は接続線。 ２１は外部回路。 ３１と３４はグリーンシート。 ３２と３３と３５はＷ体層。 ３６は開口。 である。 ハ又ち）］）’１ａ＋ゾ・ソリー−ジｃｒ＞）Ｔ、 Ｒ
ぶり不啄逮率 １ ロ イ斤肩（のハ０ツγ−ジ（〕うットハ０ツケージつ」←
２ ２ 従昶のＩλ°、ゾアージ゛ （チップキャリアｐ」１
３ 口 ギ４トク月■−ゾシ大芝４列 乗 ４ 口 茅 ６ の （ζ２．ン
（ｂ）ボ発期の別の文九例 第 ７０ 都余朗■了；］つ艷施夕」 半８ 口 ／１ヌ＄ｆｌ）”！ ６つ 、ツ′弓 ごつ４町＝ズに
嘗ｒ６Σ」不 ｑ 口 （の）（ｂ） ボ俗ヨ月の男１ラブこ２（式し」 界／θ ■ な企朝ｅヌＩＪの艷流例 予１１ 口
Claims (1)
- 【特許請求の範囲】 １）半導体回路が形成された半導体基板を外部回路が形
成された外部回路基板面上に実装するためのパッケージ
であって、 実装時に該外部回路基板面に対し平行に対向ないし実質
的に接触する一表面と、 該表面に対して傾斜して設けられ、その一端が該表面に
おいて露出するように延伸する傾斜部を有するマイクロ
ストリップライン とを備えたことを特徴とする半導体装置用パッケージ。 ２）該マイクロストリップラインの該一端が該外部回路
に接続される端部を構成することを特徴とする特許請求
の範囲第１項記載の半導体装置用パッケージ。 ３）該マイクロストリップラインの該一端に、該表面上
を延伸し、該外部回路に接続可能な端部が設けられてい
ることを特徴とする特許請求の範囲第１項記載の半導体
装置用パッケージ。 ４）該傾斜部は該表面に垂直な軸上に定点を有する四角
錐の錐面の一部を成すことを特徴とする特許請求の範囲
第１項記載の半導体装置用パッケージ。 ５）該傾斜部は該四角鍾の対向する二錐面の一部を成す
ことを特徴とする特許請求の範囲第４項記載の半導体装
置用パッケージ。 ６）該傾斜部は該表面に垂直な軸上に定点を有する円錐
の錐面の一部を成すことを特徴とする特許請求の範囲第
１項記載の半導体装置用パッケージ。 ７））該傾斜部は該表面に垂直なその断面が円もしくは
楕円を成す曲面の一部であることを特徴とする特許請求
の範囲第１項記載の半導体装置用パッケージ。 ８）該傾斜部は該表面に垂直な断面がＳ字形を成す曲面
の一部であることを特徴とする特許請求の範囲第１項記
載の半導体装置用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63013106A JPH01189201A (ja) | 1988-01-22 | 1988-01-22 | 半導体装置用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63013106A JPH01189201A (ja) | 1988-01-22 | 1988-01-22 | 半導体装置用パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01189201A true JPH01189201A (ja) | 1989-07-28 |
Family
ID=11823898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63013106A Pending JPH01189201A (ja) | 1988-01-22 | 1988-01-22 | 半導体装置用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01189201A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007005839A (ja) * | 2006-10-13 | 2007-01-11 | Mitsubishi Electric Corp | 表面実装型パッケージ及び半導体装置 |
| JP2009505570A (ja) * | 2005-08-15 | 2009-02-05 | ノースロップ グルムマン コーポレイション | 厚さがテーパーされた基板ランチ |
-
1988
- 1988-01-22 JP JP63013106A patent/JPH01189201A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009505570A (ja) * | 2005-08-15 | 2009-02-05 | ノースロップ グルムマン コーポレイション | 厚さがテーパーされた基板ランチ |
| JP2007005839A (ja) * | 2006-10-13 | 2007-01-11 | Mitsubishi Electric Corp | 表面実装型パッケージ及び半導体装置 |
| JP4563980B2 (ja) * | 2006-10-13 | 2010-10-20 | 三菱電機株式会社 | 表面実装型パッケージ及び半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6462414B1 (en) | Integrated circuit package utilizing a conductive structure for interlocking a conductive ball to a ball pad | |
| US6278178B1 (en) | Integrated device package and fabrication methods thereof | |
| JP3408987B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| US6380629B1 (en) | Wafer level stack package and method of fabricating the same | |
| WO2015163354A1 (ja) | 配線基板、電子装置および電子モジュール | |
| JPH0846079A (ja) | 半導体装置 | |
| US6583019B2 (en) | Perimeter anchored thick film pad | |
| JPH01189201A (ja) | 半導体装置用パッケージ | |
| JP4616968B2 (ja) | インターポーザを使用した高周波用半導体装置 | |
| CN111033771B (zh) | 电子部件搭载用基板、电子装置及电子模块 | |
| JPH054451U (ja) | 積層コンデンサ | |
| JP3957694B2 (ja) | 半導体パッケージ及びシステムモジュール | |
| US11688715B2 (en) | Semiconductor die with multiple contact pads electrically coupled to a lead of a lead frame | |
| JPH08222655A (ja) | 電子部品の電極構造とその製造方法 | |
| JP2001185638A (ja) | セラミック積層構造の配線基板 | |
| JPH09237855A (ja) | セラミックス多層配線基板 | |
| JP2501278B2 (ja) | 半導体パッケ―ジ | |
| JP2883458B2 (ja) | 混成集積回路用配線板の製造方法 | |
| JPH09260438A (ja) | セラミックパッケージ及びその製造方法 | |
| JPH0669371A (ja) | Ｐｇａパッケージ | |
| JPH0314486A (ja) | 電子部品用パッケージ | |
| JPH0223031B2 (ja) | ||
| JP3074077B2 (ja) | 半導体パッケージ | |
| JP5257763B2 (ja) | 多層回路基板 | |
| JPS6035243Y2 (ja) | 半導体リ−ドレスパッケ−ジ |