JPH11212672A - 情報処理装置、液晶表示装置、集積回路及び配線基板並びに情報処理装置の製造方法 - Google Patents

情報処理装置、液晶表示装置、集積回路及び配線基板並びに情報処理装置の製造方法

Info

Publication number
JPH11212672A
JPH11212672A JP10013771A JP1377198A JPH11212672A JP H11212672 A JPH11212672 A JP H11212672A JP 10013771 A JP10013771 A JP 10013771A JP 1377198 A JP1377198 A JP 1377198A JP H11212672 A JPH11212672 A JP H11212672A
Authority
JP
Japan
Prior art keywords
transmission line
information processing
signal
connection setting
setting unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10013771A
Other languages
English (en)
Inventor
Mariko Kasai
真理子 笠井
Hideki Osaka
英樹 大坂
Atsushi Hara
原  敦
Takeshi Kasai
健史 笠井
Hitoshi Yokota
等 横田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP10013771A priority Critical patent/JPH11212672A/ja
Publication of JPH11212672A publication Critical patent/JPH11212672A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal Display Device Control (AREA)

Abstract

(57)【要約】 【課題】 シングルエンドの信号と差動信号のように電
気的特性が異なる信号を1本の出力ピンから出力する伝
送するドライバを搭載した基板を使用し、差動信号のよ
うな高速で低振幅の信号に対してスタブ配線をなくし、
品質の高い信号を伝送する情報処理装置を提供すること
にある。 【解決手段】 入力手段と、電気特性の異なる複数種類
の電気信号をモードによって切り替える制御手段2と、
電気信号をそれぞれ受ける伝送線路5及び分岐伝送線路
6と、出力手段と、を具備する情報処理装置において、
分岐伝送線路6は、遮断接続設定部61を有する。遮断
接続設定部61としては、端子間に接続素子71を実装
する又は実装しないとする、あるいはスイッチング半導
体素子72を使用し、制御手段2からの指示で遮断又は
接続とする、あるいは伝送線路6を切断する又は切断し
ないとする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、情報処理装置、液
晶表示装置、集積回路及び配線基板並びに情報処理装置
の製造方法であり、特に、半導体装置を搭載した配線基
板を具備し、高速な差動信号を取り扱い、インピーダン
スをコントロールする情報処理装置、液晶表示装置、集
積回路及び配線基板並びに情報処理装置の製造方法に関
する。
【0002】
【従来の技術】近年、液晶ディスプレイ(LCD)は、
携帯型パーソナルコンピュータ(PC)だけでなく、デ
スクトップ型パーソナルコンピュータにおいても、省ス
ペース、省電力化のためにCRTディスプレイの代わり
として用いられるようになってきた。そして、画面サイ
ズは大型化し、解像度も高くなってきている。このた
め、液晶ディスプレイへのデータ転送速度が上がり、従
来の信号転送方式ではデータ転送が困難になってきた。
そこで、高速に信号を送る方式として低振幅の差動伝送
方式が用いられるようになった。差動伝送方式とは、図
15(a)に示すように、1つの信号から信号(+線)
24aと反転信号(−線)24bの2相の信号24を発
生し、2本の信号線を対に用いて伝送する方式である。
この方式を用いることで、小振幅で高速にデータを伝送
することができる。また、1対の差動信号線で複数の画
素データを転送する方法があり、この方法を用いること
により、LCDへの信号線の本数を少なくすることがで
きる。このような方法を用いた例として、例えば、特開
平9−16128号公報に記載されている液晶表示装置
がある。また、差動信号を出力する表示LSIの中に
は、LSIのピン数の削減のため、従来のシングルエン
ドの信号と差動信号を内部で切り替えることによって、
同じピンから出力するものがある。
【0003】一般的に、PCのようなシステムを開発す
る場合、コスト削減、開発期間の短縮化のために、図1
6及び図17に示すように、CPUや表示LSIなど主
要な部品を搭載したメイン基板を共通にし、LCDなど
付属装置を変えて数種類のモデルを同時に開発してい
る。このため、従来のシングルエンド信号に対応したL
CDを搭載したモデル102と差動信号に対応したLC
Dを搭載したモデル101とを一緒に開発する場合、メ
イン基板1には、差動信号用コネクタ3とシングルエン
ド信号用コネクタ4とを搭載する。シングルエンド信号
用コネクタ4には従来との互換を保つために従来品を用
い、そして、差動信号用コネクタ3としては、シングル
エンド信号と比較して信号数が少ないこと及びペアにな
る信号線を等長にするために、差動信号専用のコネクタ
3を用いる。このため、従来のシングルエンド信号と差
動信号を同じピンから出力する表示LSI2を使ってP
Cを構成した場合、1本の出力ピンから差動信号用コネ
クタ3とシングルエンド信号用コネクタ4とに配線をし
なければならないが、このとき、図16に示すように信
号線5に分岐(スタブ)6が生じる。このようなスタブ
6が生じると、スタブ6の端点で反射波が生じ、信号が
正常に送れない可能性がある。特に、高速で小振幅の差
動信号を使用しているときに大きな影響を及ぼす。
【0004】
【発明が解決しようとする課題】本発明の目的は、シン
グルエンドの信号と差動信号のように電気的特性が異な
る信号を1本の出力ピンから出力する伝送するドライバ
を搭載した基板において、差動信号のような高速で低振
幅の信号に対してスタブ配線をなくし、品質の高い信号
を伝送することにある。
【0005】
【課題を解決するための手段】本発明は、入力手段と、
電気特性の異なる複数種類の電気信号をモードによって
切り替える制御手段と、前記電気信号をそれぞれ受ける
伝送線路及び分岐伝送線路と、出力手段と、を具備する
情報処理装置において、分岐伝送線路は、遮断接続設定
部を有する情報処理装置である。
【0006】また、本発明は、上記遮断接続設定部を有
する分岐伝送線路は、信号振幅が大きい又は伝送速度が
遅い電気信号を受ける伝送線路である情報処理装置であ
る。
【0007】そして、本発明は、上記遮断接続設定部
は、端子間に接続素子を実装すると接続となり、実装し
ないと遮断となる情報処理装置である。
【0008】更に、本発明は、上記接続素子は、ダンピ
ング抵抗である情報処理装置である。
【0009】また、本発明は、上記遮断接続設定部は、
スイッチング半導体素子であり、そして、上記制御手段
からの指示で遮断又は接続となる情報処理装置である。
【0010】そして、本発明は、上記遮断接続設定部
は、分岐伝送線路を切断すると遮断となり、切断しない
と接続となる情報処理装置である。
【0011】更に、本発明は、上記出力手段は、液晶表
示装置である情報処理装置である。
【0012】また、本発明は、上記情報処理装置に使用
される液晶表示装置であって、電気信号をそれぞれ受け
る伝送線路及び分岐伝送線路を具備し、そして、分岐伝
送線路は、遮断接続設定部を有する液晶表示装置であ
る。
【0013】そして、本発明は、電気特性の異なる複数
種類の電気信号をモードによって切り替える制御手段と
して使用される、LSI等の制御回路において、前記電
気信号を受ける分岐伝送線路の遮断接続設定部を遮断又
は接続となるように指示する指示手段を有するLSI等
の制御回路である。
【0014】更に、本発明は、上記情報処理装置に使用
される配線基板であって、電気信号をそれぞれ受ける伝
送線路及び分岐伝送線路を具備し、そして、分岐伝送線
路は、遮断接続設定部を有する配線基板である。
【0015】また、本発明は、入力手段と、電気特性の
異なる複数種類の電気信号をモードによって切り替える
制御手段と、前記電気信号をそれぞれ受ける伝送線路及
び分岐伝送線路と、出力手段と、を具備する情報処理装
置の製造方法において、分岐伝送線路の遮断接続設定部
に接続素子を実装する情報処理装置の製造方法である。
【0016】そして、本発明は、入力手段と、電気特性
の異なる複数種類の電気信号をモードによって切り替え
る制御手段と、前記電気信号をそれぞれ受ける伝送線路
及び分岐伝送線路と、出力手段と、を具備する情報処理
装置の製造方法において、分岐伝送線路の遮断接続設定
部を切断する情報処理装置の製造方法である。
【0017】
【発明の実施の形態】本発明の発明の実施の形態を説明
する。本発明は、情報処理装置、液晶表示装置、集積回
路及び配線基板並びに情報処理装置の製造方法であり、
入力手段と、電気特性の異なる複数種類の電気信号をモ
ードによって切り替える制御手段と、前記電気信号をそ
れぞれ受ける伝送線路及び分岐伝送線路と、出力手段
と、を具備する情報処理装置において、分岐伝送線路
は、遮断接続設定部を有している。遮断接続設定部を有
する分岐伝送線路は、信号振幅が大きい又は伝送速度が
遅い電気信号を受ける伝送線路である。そして、配線基
板における遮断接続設定部としては、配線基板の製造工
程等の情報処理装置を使用する前に、(1)端子間に接
続素子、例えばダンピング抵抗、を実装すると接続とな
り、実装しないと遮断となるように設定することであ
り、(2)スイッチング半導体素子を実装し、そして、
制御手段からの指示で遮断又は接続となるように設定す
ることであり、(3)分岐伝送線路を切断すると遮断と
なり、切断しないと接続となるように設定することであ
る。本発明の情報処理装置、液晶表示装置、集積回路及
び配線基板並びに情報処理装置の製造方法について、実
施例により、図面を用いて説明する。
【0018】実施例1について、図1〜図6を用いて説
明する。実施例1〜3は、端子間に接続素子、例えばダ
ンピング抵抗、を実装すると接続となり、実装しないと
遮断となるように設定する例である。本実施例の情報処
理装置は、従来例と同様に、差動伝送方式の1つである
LVDS(Low Voltage Differen
tial Signaling)とシングルエンド信号
とを切り替えて出力する表示LSIを内部に有してい
る。そして、従来例との相違を説明する。図1に示すの
は、本実施例の情報処理装置である液晶表示装置の配線
基板である。配線基板1上には、表示LSI2、LVD
S用コネクタ3、シングルエンド信号用コネクタ4、配
線パタン5、分岐配線パタン6、ダンピング抵抗71、
とを備える。配線基板1としては、例えば、セラミック
基板上にFr4を絶縁層とし、銅を主体とした導体配線
で回路形成した薄膜多層基板を使用する。表示LSI2
は、モードによってLVDSとシングルエンド信号を切
り替えて出力するドライバを内蔵しており、そして、入
力ピン21と出力ピン22とを有し、配線パタン5と接
続している。LVDS用コネクタ3は、配線パタン5に
接続されており、一方、シングルエンド信号用コネクタ
4は、分岐配線パタン6に接続されている。配線パタン
5は、伝送線路であり、LVDS用コネクタ3に接続さ
れるため、対で使用されるが、図では便宜的に1本のみ
を示している。分岐配線パタン6は、分岐伝送線路であ
り、遮断接続設定部61を介して分岐点51で配線パタ
ン5に接続される。ダンピング抵抗71は、シングルエ
ンド信号を使用して液晶パネルを動作させるとき必要な
抵抗であり、約33Ωである。そして、ダンピング抵抗
71は、遮断接続設定部61に実装され、そのとき、分
岐配線パタン6は分岐部51で配線パタン5に接続され
る。実装されないと接続されないこととなる。本実施例
における表示LSI2の出力ドライバ23及び出力波形
とは、図15(a)及び図15(b)に示すように、従
来例と同様である。出力ドライバ23は、モードによっ
て差動信号であるLVDS24とシングルエンド信号2
5とに出力を切り替える。LVDSは異なる2つの出力
ピン22a、22bから出力する信号24a、24bを
使って差動で伝送を行い、そして、シングルエンド信号
25に比較して、小振幅で、高速に伝送する。シングル
エンド信号出力使用時は、図1に示すように分岐配線パ
タン6の遮断接続設定部61にダンピング抵抗71を実
装し、一方、LVDS出力使用時は図2に示すように実
装しない。こうすることで、部品を搭載するパッドを変
更することなく、LVDS出力時に配線パタン5の分岐
配線パタン6をなくすことができ、信号の品質を保持す
ることができる。また、抵抗71はシングルエンド信号
のオーバーシュート、アンダーシュートを低減させるた
めのダンピング抵抗として働くので、シングルエンド信
号の品質も向上する。
【0019】なお、LVDSでは、実際には対になる2
本の信号線で伝送するので、対になる信号の配線パタン
5は、図3に示すように、電気的平衡性が保つように並
行に形成する(1対のみ示している。)。シングルエン
ド信号のみ伝送する分岐配線パタン6は、シングルエン
ド信号用コネクタ4まではどのように配線しても構わな
い。例えば、2層構造以上両面実装の配線基板1を使用
するときは、図4に示すように、抵抗71を搭載する遮
断接続設定部61と分岐配線パタンの一部62を基板裏
面に形成し、スルーホール12及び分岐配線パタン6を
介してシングルエンドコネクタ信号用コネクタ4に接続
して構成することもできる。
【0020】本実施例では、1対の配線パタンについて
説明したが、すべてのモードによって出力信号が切り替
わる出力ピン22からの配線パタン5はすべてこのよう
に形成することで、LVDSインターフェースの液晶パ
ネルへ必要な信号を伝送することができる。図5には、
図4で示した配線をすべてのモードで切り替わる出力ピ
ン22に適用した一例である。本例では、分岐配線パタ
ン6は、基板1の表面と裏面とに形成したが、内層にも
信号層がある基板を使用するときは、内層の信号層を利
用して形成しても構わない。加えて表示LSI2のパッ
ケージとしては、QFP(四角平面型パッケージ)でな
く他のパッケージでも構わない。
【0021】さらに、本実施例では表示LSI2−コネ
クタ3、4間の配線に適応したが、図6に示すように表
示LSI2−レシーバIC81、82間の接続にも適用
することができる。モードで出力信号が切り替わる出力
ピン22を備えた表示LSI2は、配線パタン5及び分
岐配線パタン6によってLVDSレシーバIC81とシ
ングルエンド信号レシーバIC82に接続する。分岐配
線パタン6の分岐点51付近には、シングルエンド信号
レシーバIC82側に抵抗71を実装する遮断接続設定
部61を設け、そして、シングルエンド信号レシーバI
C82にシングルエンド信号を伝送する場合は、遮断接
続設定部61に抵抗71を実装し、LVDSレシーバI
C81にLVDSを伝送する場合は、抵抗71を実装し
ない。こうすることで、LVDSの信号品質を保つこと
ができる。
【0022】実施例2について、図7〜図9を用いて説
明する。伝送線路とシングルエンド信号用コネクタを抵
抗で接続する第2の例である。配線基板1上には、モー
ドによってLVDSとシングルエンド信号を切り替えて
出力するドライバを内蔵した表示LSI2とLVDSイ
ンターフェースの液晶パネルに接続するためのLVDS
用コネクタ3とシングルエンド信号インターフェースの
液晶パネルなどに接続するためのシングルエンド信号用
コネクタ4と、を備える。モードによってLVDSとシ
ングルエンド信号を切り替えて出力するドライバを内蔵
した表示LSI2のモードによって出力信号が切り替わ
る出力ピン22aとLVDS用コネクタ3を配線パタン
5で接続する。シングルエンド信号用コネクタ4は、抵
抗71を搭載する遮断接続設定部61を有する分岐配線
パタン6を介して配線パタン5と接続する。LVDS出
力時には、図8に示すように遮断接続設定部61に抵抗
71を実装しないことが望ましいが、実装した場合でも
スタブの長さを極小にすることができるため、LVDS
の信号の品質を維持することができる。実施例1と同様
に、モードによって出力信号が切り替わる出力ピン22
aからの配線パタンはすべてこのように形成すると、L
VDSの信号品質を保つことが出来る。
【0023】さらに、本実施例は表示LSI2−コネク
タ3、4間の配線に適応したが、図9に示すように、表
示LSI2−レシーバIC81、82間の接続にも適用
することができる。モードで出力信号が切り替わる出力
ピン22aを備えた表示LSI2は、配線パタン5によ
ってLVDSレシーバIC81と接続する。一方、シン
グルエンド信号レシーバIC82及び分岐配線パタン6
との接続は遮断接続設定部61を設け、抵抗71を実装
して接続する。この抵抗71はLVDSを伝送する場合
は実装しない。こうすることで、LVDSの信号品質を
保つことができる。
【0024】実施例3について、図10及び図11を用
いて説明する。一筆書き配線した例である。配線基板1
上には、LVDSとシングルエンド信号をモードによっ
て切り替えて出力するドライバを内蔵した表示LSI2
とLVDSを液晶パネルなどに接続するためのコネクタ
3とシングルエンド信号を液晶パネルなどに接続するた
めのコネクタ4とを備える。そして、配線パタン5はモ
ードによってLVDSとシングルエンド信号を切り替え
て出力するドライバを内蔵した表示LSI2のモードに
よって出力信号が切り替わる出力ピン22aとLVDS
用コネクタ3の対応するピンに接続し、次に、抵抗71
及び分岐配線パタン6を介してシングルエンド信号用コ
ネクタ4の対応するピンに接続する。こうすることで、
LVDSに対してスタブを生じることなく配線パタン5
を形成する事ができ、信号の品質を保つことができる。
シングルエンド信号用のダンピング抵抗71をLVDS
用コネクタ3とシングルエンド信号用コネクタ4間の遮
断接続設定部に挿入することで、LVDSに影響するこ
となく、シングルエンド信号に抵抗71を入れることも
出来る。図10で示すのは、1つのシングルエンド信号
用コネクタ4の場合であるが、図11に示すのは、2つ
のシングルエンド信号用コネクタ4a、4bの場合であ
る。LVDS用コネクタ3とシングルエンド信号用コネ
クタ4aとの間には抵抗71aがあり、2つのシングル
エンド信号用コネクタ4a、4bの間には抵抗71bが
ある。そして、抵抗71a、71bを実装する、又は実
装しないことにより、分岐配線パタン6a、6bは遮断
されるとき、スタブとなることはない。
【0025】実施例4について、図12を用いて説明す
る。本実施例は、スイッチング半導体素子を使用する例
である。実施例1〜実施例3における抵抗71の代りに
スイッチング半導体素子72を用いる。配線基板1上に
は、モードによってLVDSとシングルエンド信号とを
切り替えて出力するドライバ及びLVDSとシングルエ
ンド信号のどちらが出力されているかを示す識別信号を
出力するドライバとを内蔵する表示LSI2と、LVD
Sインターフェースの液晶パネルに接続するためのLV
DS用コネクタ3と、シングルエンド信号インターフェ
ースの液晶パネル等に接続するためのシングルエンド信
号用コネクタ4と、配線パタン5と、分岐配線パタン6
と、識別配線パタン9と、を備える。識別配線パタン9
は、識別信号を伝送する。スイッチング半導体素子72
は、識別信号により、LVDS信号出力時及びシングル
エンド信号出力時を識別することができる。スイッチン
グ半導体素子72は、LVDS信号出力時にはOFFと
なって遮断し、シングルエンド信号出力時にはONとな
って接続される。こうすることで、LVDSの信号品質
を保つことができ、遮断接続の設定の作業をしなくと
も、制御手段により遮断接続の設定をすることができ
る。
【0026】実施例5について、図13及び図14を用
いて説明する。本実施例は、抵抗を実装する又は実装し
ないとする代りに分岐配線パタン6を切断する又は切断
しないことにより、遮断又は接続を設定するのである。
本実施例における配線基板1上には、モードによってL
VDSとシングルエンド信号とを切り替えて出力するド
ライバを内蔵する表示LSI2と、LVDSインターフ
ェースの液晶パネルに接続するためのLVDS用コネク
タ3と、シングルエンド信号インターフェースの液晶パ
ネル等に接続するためのシングルエンド信号用コネクタ
4と、配線パタン5と、分岐配線パタン6と、を備え
る。そして、図13に示すのは、分岐配線パタン6を切
断していない。一方、図14に示すのは、分岐配線パタ
ン6の遮断接続設定部62で切断されている。切断して
いないことは、実施例1〜3における抵抗を実装するこ
とに対応し、切断することは、実装しないことに対応す
る。こうすることで、LVDSの信号品質を保つことが
できる。切断方法としては、レーザ使用等の物理的方法
やエッチング等の化学的切断方法を採用することができ
る。なお、本実施例の場合は、ダンピング抵抗を使用す
るとき、分岐配線6又はシングルエンド信号用コネクタ
4に設ければよい。
【0027】なお、実施例1〜5において、表示LSI
2とコネクタ3、4間等の配線パタン5、分岐配線パタ
ン6に抵抗、フィルタ、コンデンサなどを挿入すること
は可能である。また、多層基板で信号層が複数ある場合
は、内層に実施例1〜5による配線パタンを形成し、ス
ルーホールを利用することもできる。
【0028】次に、実施例1〜5の配線基板を採用した
液晶パネルを搭載したパソコンに適用した一例につい
て、図17を用いて説明する。LVDSパソコン101
はLVDSインターフェースの液晶パネル111を搭載
し、シングルエンド信号パソコン102はシングルエン
ド信号インターフェースの液晶パネル112を搭載す
る。そして、パソコン101、102は同じ配線基板1
を搭載する。配線基板1は、モードによってLVDSと
シングルエンド信号を切り替えて出力するドライバを内
蔵した表示LSI2と、LVDSインターフェースの液
晶パネル111に接続するためのLVDS用コネクタ3
と、シングルエンド信号インターフェースの液晶パネル
92に接続するためのシングルエンド信号用コネクタ4
と、を備え、そして、配線パタンで必要な配線をする。
特に、モードによってLVDSとシングルエンド信号を
切り替えて出力するドライバの出力ピン22からの配線
は、図5に示す配線パタンで形成する。そして、抵抗7
1はシングルエンド信号パソコン102では実装し、L
VDSパソコン101では実装しない。こうすること
で、配線基板1の抵抗を実装するかしないかだけで、同
じ配線基板1を用いて、LVDSインターフェースの液
晶パネル111とシングルエンドインターフェースの液
晶パネル112を搭載したパソコン101、102を構
成することができる。このため、開発期間短縮、コスト
の削減が図れる。
【0029】本実施例は、差動信号とシングルエンド信
号を分岐するときだけでなく、電気特性の異なる2種類
の信号を切り替えて出力するドライバを内蔵するIC、
LSIなどに適応することができる。この場合は、分岐
点で、2種類の信号を比較して振幅が大きい、または遅
い信号側に抵抗を実装する場所を設け、振幅が大きい、
または遅い信号を伝送する場合のみ抵抗を実装する。
【0030】
【発明の効果】本発明によれば、モードによって電気特
性の異なる信号を出力するピンを備えたICを搭載した
配線基板において、伝送線路の分岐点に抵抗を実装する
場所を設けることで、スタブによる反射がなくなり、信
号の品質が向上する。
【図面の簡単な説明】
【図1】実施例1におけるシングルエンド信号使用時の
配線基板の説明図。
【図2】実施例1におけるLVDS使用時の配線基板の
説明図。
【図3】実施例1における配線基板のLVDS説明図。
【図4】実施例1における配線基板の変形例の説明図。
【図5】実施例1における配線基板の変形例の平面説明
図。
【図6】実施例1におけるレシーバICを用いる配線基
板の説明図。
【図7】実施例2におけるシングルエンド信号使用時の
配線基板の説明図。
【図8】実施例2におけるLVDS使用時の配線基板の
説明図。
【図9】実施例2におけるレシーバICを用いる配線基
板の説明図。
【図10】実施例3における配線基板の説明図。
【図11】実施例3における配線基板の変形例の説明
図。
【図12】実施例4における配線基板の説明図。
【図13】実施例5におけるシングルエンド信号使用時
の配線基板の説明図。
【図14】実施例5におけるLVDS使用時の配線基板
の説明図。
【図15】シングルエンド信号とLVDS及び出力ピン
の説明図。
【図16】従来例の配線基板の説明図。
【図17】LVDS使用時及びシングルエンド信号使用
時の情報処理装置の説明図。
【符号の説明】
1 配線基板 2 表示LSI 21 入力ピン 22、22a 出力ピン 3 LVDS用コネクタ 4 シングルエンド信号用コネクタ4 5 伝送線路 51 分岐点 6 分岐伝送線路 61 遮断接続設定部 71 ダンピング抵抗 72 スイッチング半導体素子 73 切断部 81、82 レシーバIC 9 識別伝送線路 101、102 パソコン 111、112 液晶パネル
───────────────────────────────────────────────────── フロントページの続き (72)発明者 笠井 健史 神奈川県海老名市下今泉810番地 株式会 社日立製作所オフィスシステム事業部内 (72)発明者 横田 等 神奈川県海老名市下今泉810番地 株式会 社日立製作所オフィスシステム事業部内

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】 入力手段と、電気特性の異なる複数種類
    の電気信号をモードによって切り替える制御手段と、前
    記電気信号をそれぞれ受ける伝送線路及び分岐伝送線路
    と、出力手段と、を具備する情報処理装置において、 前記分岐伝送線路は、遮断接続設定部を有することを特
    徴とする情報処理装置。
  2. 【請求項2】 請求項1記載の情報処理装置において、 上記遮断接続設定部を有する分岐伝送線路は、信号振幅
    が大きい又は伝送速度が遅い電気信号を受ける伝送線路
    であることを特徴とする情報処理装置。
  3. 【請求項3】 請求項1又は2に記載の情報処理装置に
    おいて、 上記遮断接続設定部は、端子間に接続素子を実装すると
    接続となり、実装しないと遮断となることを特徴とする
    情報処理装置。
  4. 【請求項4】 請求項3記載の情報処理装置において、 上記接続素子は、ダンピング抵抗であることを特徴とす
    る情報処理装置。
  5. 【請求項5】 請求項1又は2に記載の情報処理装置に
    おいて、 上記遮断接続設定部は、スイッチング半導体素子であ
    り、そして、上記制御手段からの指示で遮断又は接続と
    なることを特徴とする情報処理装置。
  6. 【請求項6】 請求項1又は2に記載の情報処理装置に
    おいて、 上記遮断接続設定部は、分岐伝送線路を切断すると遮断
    となり、切断しないと接続となることを特徴とする情報
    処理装置。
  7. 【請求項7】 請求項1〜6のいずれか1項に記載の情
    報処理装置において、 上記出力手段は、液晶表示装置であることを特徴とする
    情報処理装置。
  8. 【請求項8】 請求項1〜7のいずれか1項に記載の情
    報処理装置に使用される液晶表示装置であって、 電気信号をそれぞれ受ける伝送線路及び分岐伝送線路を
    具備し、そして、分岐伝送線路は、遮断接続設定部を有
    することを特徴とする液晶表示装置。
  9. 【請求項9】 電気特性の異なる複数種類の電気信号を
    モードによって切り替える制御手段として使用される、
    LSI等の制御回路において、 前記電気信号を受ける分岐伝送線路の遮断接続設定部を
    遮断又は接続となるように指示する指示手段を有するこ
    とを特徴とする、LSI等の制御回路。
  10. 【請求項10】 請求項1〜7のいずれか1項に記載の
    情報処理装置に使用される配線基板であって、電気信号
    をそれぞれ受ける伝送線路及び分岐伝送線路を具備し、
    そして、分岐伝送線路は、遮断接続設定部を有すること
    を特徴とする配線基板。
  11. 【請求項11】 入力手段と、電気特性の異なる複数種
    類の電気信号をモードによって切り替える制御手段と、
    前記電気信号をそれぞれ受ける伝送線路及び分岐伝送線
    路と、出力手段と、を具備する情報処理装置の製造方法
    において、 分岐伝送線路の遮断接続設定部に接続素子を実装するこ
    とを特徴とする情報処理装置の製造方法。
  12. 【請求項12】 入力手段と、電気特性の異なる複数種
    類の電気信号をモードによって切り替える制御手段と、
    前記電気信号をそれぞれ受ける伝送線路及び分岐伝送線
    路と、出力手段と、を具備する情報処理装置の製造方法
    において、分岐伝送線路の遮断接続設定部を切断するこ
    とを特徴とする情報処理装置の製造方法。
JP10013771A 1998-01-27 1998-01-27 情報処理装置、液晶表示装置、集積回路及び配線基板並びに情報処理装置の製造方法 Pending JPH11212672A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10013771A JPH11212672A (ja) 1998-01-27 1998-01-27 情報処理装置、液晶表示装置、集積回路及び配線基板並びに情報処理装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10013771A JPH11212672A (ja) 1998-01-27 1998-01-27 情報処理装置、液晶表示装置、集積回路及び配線基板並びに情報処理装置の製造方法

Publications (1)

Publication Number Publication Date
JPH11212672A true JPH11212672A (ja) 1999-08-06

Family

ID=11842522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10013771A Pending JPH11212672A (ja) 1998-01-27 1998-01-27 情報処理装置、液晶表示装置、集積回路及び配線基板並びに情報処理装置の製造方法

Country Status (1)

Country Link
JP (1) JPH11212672A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006322963A (ja) * 2005-05-17 2006-11-30 Nec Fielding Ltd ビデオ信号発生装置
US7466158B2 (en) 2004-10-21 2008-12-16 Elpida Memory, Inc. Multilayer semiconductor device
US7483006B2 (en) 2004-07-15 2009-01-27 Au Optronics Corp. Liquid crystal display, driver chip and driving method thereof
JP2011060293A (ja) * 2009-09-14 2011-03-24 Samsung Electronics Co Ltd 異種のコネクタを選択的に適用できるメモリ装置
JP2022540161A (ja) * 2019-07-08 2022-09-14 エムピー・ハイ・テック・ソリューションズ・ピーティワイ・リミテッド ハイブリッドカメラ

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7483006B2 (en) 2004-07-15 2009-01-27 Au Optronics Corp. Liquid crystal display, driver chip and driving method thereof
US8194017B2 (en) 2004-07-15 2012-06-05 Au Optronics Corp. Liquid crystal display, driver chip and driving method thereof
US8199096B2 (en) 2004-07-15 2012-06-12 Au Optronics Corp. Liquid crystal display, driver chip and driving method thereof
US8199097B2 (en) 2004-07-15 2012-06-12 Au Optronics Corp. Liquid crystal display, driver chip and driving method thereof
US8203517B2 (en) 2004-07-15 2012-06-19 Au Optronics Corp. Liquid crystal display, driver chip and driving method thereof
US7466158B2 (en) 2004-10-21 2008-12-16 Elpida Memory, Inc. Multilayer semiconductor device
US7880491B2 (en) 2004-10-21 2011-02-01 Elpida Memory, Inc. Multilayer semiconductor device
JP2006322963A (ja) * 2005-05-17 2006-11-30 Nec Fielding Ltd ビデオ信号発生装置
JP2011060293A (ja) * 2009-09-14 2011-03-24 Samsung Electronics Co Ltd 異種のコネクタを選択的に適用できるメモリ装置
US9030836B2 (en) 2009-09-14 2015-05-12 Samsung Electronics Co., Ltd. Apparatus capable of selectively using different types of connectors
JP2022540161A (ja) * 2019-07-08 2022-09-14 エムピー・ハイ・テック・ソリューションズ・ピーティワイ・リミテッド ハイブリッドカメラ
US11800206B2 (en) 2019-07-08 2023-10-24 Calumino Pty Ltd. Hybrid cameras

Similar Documents

Publication Publication Date Title
JP2001312333A (ja) 拡張性バス構造及びモジュール式測定機器
EP2408280B1 (en) Electronic device having a circuit board with co-layout design of multiple connector placement sites and related circuit board
US7444452B2 (en) Computer system with a PCI express interface
US7596649B2 (en) Motherboard
US7285729B2 (en) Printed circuit board
CN206413247U (zh) 一种电子电路
JP2002132402A (ja) 負荷調整ボード及び情報処理装置
US20090031062A1 (en) Modularized motherboard
US6128685A (en) Method for terminating a processor bus
JPH11177189A (ja) プリント基板上配線の終端構造
CN108255652B (zh) 一种信号测试装置
JPH11186674A (ja) 伝送線路基板
JP2007172580A (ja) 電子装置用コネクタ、システムおよび取り付け方法(pciエクスプレス・コネクタ)
JP3800937B2 (ja) ブリッジボード
JPH11212672A (ja) 情報処理装置、液晶表示装置、集積回路及び配線基板並びに情報処理装置の製造方法
US20040084212A1 (en) Mechanism to cross high-speed differential pairs
US6249832B1 (en) Computer system bus termination for an intel slot 2 bus
US20230246353A1 (en) Dual-path high-speed interconnect pcb layout solution
US20100012365A1 (en) Printed circuit board
TWI762685B (zh) 印刷電路板
US10701800B2 (en) Printed circuit boards
JP2003345481A (ja) 電子機器及び回路基板
CN220290208U (zh) 电脑设备与转接卡
CN201477585U (zh) 可单一输出信号的信号传输装置及其相关主机板
TWM648312U (zh) 電腦設備與轉接卡