JPH11212672A

JPH11212672A - 情報処理装置、液晶表示装置、集積回路及び配線基板並びに情報処理装置の製造方法

Info

Publication number: JPH11212672A
Application number: JP10013771A
Authority: JP
Inventors: Mariko Kasai; 真理子笠井; Hideki Osaka; 英樹大坂; Atsushi Hara; 原　　敦; Takeshi Kasai; 健史笠井; Hitoshi Yokota; 等横田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1998-01-27
Filing date: 1998-01-27
Publication date: 1999-08-06

Abstract

(57)【要約】【課題】シングルエンドの信号と差動信号のように電
気的特性が異なる信号を１本の出力ピンから出力する伝
送するドライバを搭載した基板を使用し、差動信号のよ
うな高速で低振幅の信号に対してスタブ配線をなくし、
品質の高い信号を伝送する情報処理装置を提供すること
にある。【解決手段】入力手段と、電気特性の異なる複数種類
の電気信号をモードによって切り替える制御手段２と、
電気信号をそれぞれ受ける伝送線路５及び分岐伝送線路
６と、出力手段と、を具備する情報処理装置において、
分岐伝送線路６は、遮断接続設定部６１を有する。遮断
接続設定部６１としては、端子間に接続素子７１を実装
する又は実装しないとする、あるいはスイッチング半導
体素子７２を使用し、制御手段２からの指示で遮断又は
接続とする、あるいは伝送線路６を切断する又は切断し
ないとする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、情報処理装置、液
晶表示装置、集積回路及び配線基板並びに情報処理装置
の製造方法であり、特に、半導体装置を搭載した配線基
板を具備し、高速な差動信号を取り扱い、インピーダン
スをコントロールする情報処理装置、液晶表示装置、集
積回路及び配線基板並びに情報処理装置の製造方法に関
する。

【０００２】

【従来の技術】近年、液晶ディスプレイ（ＬＣＤ）は、
携帯型パーソナルコンピュータ（ＰＣ）だけでなく、デ
スクトップ型パーソナルコンピュータにおいても、省ス
ペース、省電力化のためにＣＲＴディスプレイの代わり
として用いられるようになってきた。そして、画面サイ
ズは大型化し、解像度も高くなってきている。このた
め、液晶ディスプレイへのデータ転送速度が上がり、従
来の信号転送方式ではデータ転送が困難になってきた。
そこで、高速に信号を送る方式として低振幅の差動伝送
方式が用いられるようになった。差動伝送方式とは、図
１５（ａ）に示すように、１つの信号から信号（＋線）
２４ａと反転信号（−線）２４ｂの２相の信号２４を発
生し、２本の信号線を対に用いて伝送する方式である。
この方式を用いることで、小振幅で高速にデータを伝送
することができる。また、１対の差動信号線で複数の画
素データを転送する方法があり、この方法を用いること
により、ＬＣＤへの信号線の本数を少なくすることがで
きる。このような方法を用いた例として、例えば、特開
平９−１６１２８号公報に記載されている液晶表示装置
がある。また、差動信号を出力する表示ＬＳＩの中に
は、ＬＳＩのピン数の削減のため、従来のシングルエン
ドの信号と差動信号を内部で切り替えることによって、
同じピンから出力するものがある。

【０００３】一般的に、ＰＣのようなシステムを開発す
る場合、コスト削減、開発期間の短縮化のために、図１
６及び図１７に示すように、ＣＰＵや表示ＬＳＩなど主
要な部品を搭載したメイン基板を共通にし、ＬＣＤなど
付属装置を変えて数種類のモデルを同時に開発してい
る。このため、従来のシングルエンド信号に対応したＬ
ＣＤを搭載したモデル１０２と差動信号に対応したＬＣ
Ｄを搭載したモデル１０１とを一緒に開発する場合、メ
イン基板１には、差動信号用コネクタ３とシングルエン
ド信号用コネクタ４とを搭載する。シングルエンド信号
用コネクタ４には従来との互換を保つために従来品を用
い、そして、差動信号用コネクタ３としては、シングル
エンド信号と比較して信号数が少ないこと及びペアにな
る信号線を等長にするために、差動信号専用のコネクタ
３を用いる。このため、従来のシングルエンド信号と差
動信号を同じピンから出力する表示ＬＳＩ２を使ってＰ
Ｃを構成した場合、１本の出力ピンから差動信号用コネ
クタ３とシングルエンド信号用コネクタ４とに配線をし
なければならないが、このとき、図１６に示すように信
号線５に分岐（スタブ）６が生じる。このようなスタブ
６が生じると、スタブ６の端点で反射波が生じ、信号が
正常に送れない可能性がある。特に、高速で小振幅の差
動信号を使用しているときに大きな影響を及ぼす。

【０００４】

【発明が解決しようとする課題】本発明の目的は、シン
グルエンドの信号と差動信号のように電気的特性が異な
る信号を１本の出力ピンから出力する伝送するドライバ
を搭載した基板において、差動信号のような高速で低振
幅の信号に対してスタブ配線をなくし、品質の高い信号
を伝送することにある。

【０００５】

【課題を解決するための手段】本発明は、入力手段と、
電気特性の異なる複数種類の電気信号をモードによって
切り替える制御手段と、前記電気信号をそれぞれ受ける
伝送線路及び分岐伝送線路と、出力手段と、を具備する
情報処理装置において、分岐伝送線路は、遮断接続設定
部を有する情報処理装置である。

【０００６】また、本発明は、上記遮断接続設定部を有
する分岐伝送線路は、信号振幅が大きい又は伝送速度が
遅い電気信号を受ける伝送線路である情報処理装置であ
る。

【０００７】そして、本発明は、上記遮断接続設定部
は、端子間に接続素子を実装すると接続となり、実装し
ないと遮断となる情報処理装置である。

【０００８】更に、本発明は、上記接続素子は、ダンピ
ング抵抗である情報処理装置である。

【０００９】また、本発明は、上記遮断接続設定部は、
スイッチング半導体素子であり、そして、上記制御手段
からの指示で遮断又は接続となる情報処理装置である。

【００１０】そして、本発明は、上記遮断接続設定部
は、分岐伝送線路を切断すると遮断となり、切断しない
と接続となる情報処理装置である。

【００１１】更に、本発明は、上記出力手段は、液晶表
示装置である情報処理装置である。

【００１２】また、本発明は、上記情報処理装置に使用
される液晶表示装置であって、電気信号をそれぞれ受け
る伝送線路及び分岐伝送線路を具備し、そして、分岐伝
送線路は、遮断接続設定部を有する液晶表示装置であ
る。

【００１３】そして、本発明は、電気特性の異なる複数
種類の電気信号をモードによって切り替える制御手段と
して使用される、ＬＳＩ等の制御回路において、前記電
気信号を受ける分岐伝送線路の遮断接続設定部を遮断又
は接続となるように指示する指示手段を有するＬＳＩ等
の制御回路である。

【００１４】更に、本発明は、上記情報処理装置に使用
される配線基板であって、電気信号をそれぞれ受ける伝
送線路及び分岐伝送線路を具備し、そして、分岐伝送線
路は、遮断接続設定部を有する配線基板である。

【００１５】また、本発明は、入力手段と、電気特性の
異なる複数種類の電気信号をモードによって切り替える
制御手段と、前記電気信号をそれぞれ受ける伝送線路及
び分岐伝送線路と、出力手段と、を具備する情報処理装
置の製造方法において、分岐伝送線路の遮断接続設定部
に接続素子を実装する情報処理装置の製造方法である。

【００１６】そして、本発明は、入力手段と、電気特性
の異なる複数種類の電気信号をモードによって切り替え
る制御手段と、前記電気信号をそれぞれ受ける伝送線路
及び分岐伝送線路と、出力手段と、を具備する情報処理
装置の製造方法において、分岐伝送線路の遮断接続設定
部を切断する情報処理装置の製造方法である。

【００１７】

【発明の実施の形態】本発明の発明の実施の形態を説明
する。本発明は、情報処理装置、液晶表示装置、集積回
路及び配線基板並びに情報処理装置の製造方法であり、
入力手段と、電気特性の異なる複数種類の電気信号をモ
ードによって切り替える制御手段と、前記電気信号をそ
れぞれ受ける伝送線路及び分岐伝送線路と、出力手段
と、を具備する情報処理装置において、分岐伝送線路
は、遮断接続設定部を有している。遮断接続設定部を有
する分岐伝送線路は、信号振幅が大きい又は伝送速度が
遅い電気信号を受ける伝送線路である。そして、配線基
板における遮断接続設定部としては、配線基板の製造工
程等の情報処理装置を使用する前に、（１）端子間に接
続素子、例えばダンピング抵抗、を実装すると接続とな
り、実装しないと遮断となるように設定することであ
り、（２）スイッチング半導体素子を実装し、そして、
制御手段からの指示で遮断又は接続となるように設定す
ることであり、（３）分岐伝送線路を切断すると遮断と
なり、切断しないと接続となるように設定することであ
る。本発明の情報処理装置、液晶表示装置、集積回路及
び配線基板並びに情報処理装置の製造方法について、実
施例により、図面を用いて説明する。

【００１８】実施例１について、図１〜図６を用いて説
明する。実施例１〜３は、端子間に接続素子、例えばダ
ンピング抵抗、を実装すると接続となり、実装しないと
遮断となるように設定する例である。本実施例の情報処
理装置は、従来例と同様に、差動伝送方式の１つである
ＬＶＤＳ（ＬｏｗＶｏｌｔａｇｅＤｉｆｆｅｒｅｎ
ｔｉａｌＳｉｇｎａｌｉｎｇ）とシングルエンド信号
とを切り替えて出力する表示ＬＳＩを内部に有してい
る。そして、従来例との相違を説明する。図１に示すの
は、本実施例の情報処理装置である液晶表示装置の配線
基板である。配線基板１上には、表示ＬＳＩ２、ＬＶＤ
Ｓ用コネクタ３、シングルエンド信号用コネクタ４、配
線パタン５、分岐配線パタン６、ダンピング抵抗７１、
とを備える。配線基板１としては、例えば、セラミック
基板上にＦｒ４を絶縁層とし、銅を主体とした導体配線
で回路形成した薄膜多層基板を使用する。表示ＬＳＩ２
は、モードによってＬＶＤＳとシングルエンド信号を切
り替えて出力するドライバを内蔵しており、そして、入
力ピン２１と出力ピン２２とを有し、配線パタン５と接
続している。ＬＶＤＳ用コネクタ３は、配線パタン５に
接続されており、一方、シングルエンド信号用コネクタ
４は、分岐配線パタン６に接続されている。配線パタン
５は、伝送線路であり、ＬＶＤＳ用コネクタ３に接続さ
れるため、対で使用されるが、図では便宜的に１本のみ
を示している。分岐配線パタン６は、分岐伝送線路であ
り、遮断接続設定部６１を介して分岐点５１で配線パタ
ン５に接続される。ダンピング抵抗７１は、シングルエ
ンド信号を使用して液晶パネルを動作させるとき必要な
抵抗であり、約３３Ωである。そして、ダンピング抵抗
７１は、遮断接続設定部６１に実装され、そのとき、分
岐配線パタン６は分岐部５１で配線パタン５に接続され
る。実装されないと接続されないこととなる。本実施例
における表示ＬＳＩ２の出力ドライバ２３及び出力波形
とは、図１５（ａ）及び図１５（ｂ）に示すように、従
来例と同様である。出力ドライバ２３は、モードによっ
て差動信号であるＬＶＤＳ２４とシングルエンド信号２
５とに出力を切り替える。ＬＶＤＳは異なる２つの出力
ピン２２ａ、２２ｂから出力する信号２４ａ、２４ｂを
使って差動で伝送を行い、そして、シングルエンド信号
２５に比較して、小振幅で、高速に伝送する。シングル
エンド信号出力使用時は、図１に示すように分岐配線パ
タン６の遮断接続設定部６１にダンピング抵抗７１を実
装し、一方、ＬＶＤＳ出力使用時は図２に示すように実
装しない。こうすることで、部品を搭載するパッドを変
更することなく、ＬＶＤＳ出力時に配線パタン５の分岐
配線パタン６をなくすことができ、信号の品質を保持す
ることができる。また、抵抗７１はシングルエンド信号
のオーバーシュート、アンダーシュートを低減させるた
めのダンピング抵抗として働くので、シングルエンド信
号の品質も向上する。

【００１９】なお、ＬＶＤＳでは、実際には対になる２
本の信号線で伝送するので、対になる信号の配線パタン
５は、図３に示すように、電気的平衡性が保つように並
行に形成する（１対のみ示している。）。シングルエン
ド信号のみ伝送する分岐配線パタン６は、シングルエン
ド信号用コネクタ４まではどのように配線しても構わな
い。例えば、２層構造以上両面実装の配線基板１を使用
するときは、図４に示すように、抵抗７１を搭載する遮
断接続設定部６１と分岐配線パタンの一部６２を基板裏
面に形成し、スルーホール１２及び分岐配線パタン６を
介してシングルエンドコネクタ信号用コネクタ４に接続
して構成することもできる。

【００２０】本実施例では、１対の配線パタンについて
説明したが、すべてのモードによって出力信号が切り替
わる出力ピン２２からの配線パタン５はすべてこのよう
に形成することで、ＬＶＤＳインターフェースの液晶パ
ネルへ必要な信号を伝送することができる。図５には、
図４で示した配線をすべてのモードで切り替わる出力ピ
ン２２に適用した一例である。本例では、分岐配線パタ
ン６は、基板１の表面と裏面とに形成したが、内層にも
信号層がある基板を使用するときは、内層の信号層を利
用して形成しても構わない。加えて表示ＬＳＩ２のパッ
ケージとしては、ＱＦＰ（四角平面型パッケージ）でな
く他のパッケージでも構わない。

【００２１】さらに、本実施例では表示ＬＳＩ２−コネ
クタ３、４間の配線に適応したが、図６に示すように表
示ＬＳＩ２−レシーバＩＣ８１、８２間の接続にも適用
することができる。モードで出力信号が切り替わる出力
ピン２２を備えた表示ＬＳＩ２は、配線パタン５及び分
岐配線パタン６によってＬＶＤＳレシーバＩＣ８１とシ
ングルエンド信号レシーバＩＣ８２に接続する。分岐配
線パタン６の分岐点５１付近には、シングルエンド信号
レシーバＩＣ８２側に抵抗７１を実装する遮断接続設定
部６１を設け、そして、シングルエンド信号レシーバＩ
Ｃ８２にシングルエンド信号を伝送する場合は、遮断接
続設定部６１に抵抗７１を実装し、ＬＶＤＳレシーバＩ
Ｃ８１にＬＶＤＳを伝送する場合は、抵抗７１を実装し
ない。こうすることで、ＬＶＤＳの信号品質を保つこと
ができる。

【００２２】実施例２について、図７〜図９を用いて説
明する。伝送線路とシングルエンド信号用コネクタを抵
抗で接続する第２の例である。配線基板１上には、モー
ドによってＬＶＤＳとシングルエンド信号を切り替えて
出力するドライバを内蔵した表示ＬＳＩ２とＬＶＤＳイ
ンターフェースの液晶パネルに接続するためのＬＶＤＳ
用コネクタ３とシングルエンド信号インターフェースの
液晶パネルなどに接続するためのシングルエンド信号用
コネクタ４と、を備える。モードによってＬＶＤＳとシ
ングルエンド信号を切り替えて出力するドライバを内蔵
した表示ＬＳＩ２のモードによって出力信号が切り替わ
る出力ピン２２ａとＬＶＤＳ用コネクタ３を配線パタン
５で接続する。シングルエンド信号用コネクタ４は、抵
抗７１を搭載する遮断接続設定部６１を有する分岐配線
パタン６を介して配線パタン５と接続する。ＬＶＤＳ出
力時には、図８に示すように遮断接続設定部６１に抵抗
７１を実装しないことが望ましいが、実装した場合でも
スタブの長さを極小にすることができるため、ＬＶＤＳ
の信号の品質を維持することができる。実施例１と同様
に、モードによって出力信号が切り替わる出力ピン２２
ａからの配線パタンはすべてこのように形成すると、Ｌ
ＶＤＳの信号品質を保つことが出来る。

【００２３】さらに、本実施例は表示ＬＳＩ２−コネク
タ３、４間の配線に適応したが、図９に示すように、表
示ＬＳＩ２−レシーバＩＣ８１、８２間の接続にも適用
することができる。モードで出力信号が切り替わる出力
ピン２２ａを備えた表示ＬＳＩ２は、配線パタン５によ
ってＬＶＤＳレシーバＩＣ８１と接続する。一方、シン
グルエンド信号レシーバＩＣ８２及び分岐配線パタン６
との接続は遮断接続設定部６１を設け、抵抗７１を実装
して接続する。この抵抗７１はＬＶＤＳを伝送する場合
は実装しない。こうすることで、ＬＶＤＳの信号品質を
保つことができる。

【００２４】実施例３について、図１０及び図１１を用
いて説明する。一筆書き配線した例である。配線基板１
上には、ＬＶＤＳとシングルエンド信号をモードによっ
て切り替えて出力するドライバを内蔵した表示ＬＳＩ２
とＬＶＤＳを液晶パネルなどに接続するためのコネクタ
３とシングルエンド信号を液晶パネルなどに接続するた
めのコネクタ４とを備える。そして、配線パタン５はモ
ードによってＬＶＤＳとシングルエンド信号を切り替え
て出力するドライバを内蔵した表示ＬＳＩ２のモードに
よって出力信号が切り替わる出力ピン２２ａとＬＶＤＳ
用コネクタ３の対応するピンに接続し、次に、抵抗７１
及び分岐配線パタン６を介してシングルエンド信号用コ
ネクタ４の対応するピンに接続する。こうすることで、
ＬＶＤＳに対してスタブを生じることなく配線パタン５
を形成する事ができ、信号の品質を保つことができる。
シングルエンド信号用のダンピング抵抗７１をＬＶＤＳ
用コネクタ３とシングルエンド信号用コネクタ４間の遮
断接続設定部に挿入することで、ＬＶＤＳに影響するこ
となく、シングルエンド信号に抵抗７１を入れることも
出来る。図１０で示すのは、１つのシングルエンド信号
用コネクタ４の場合であるが、図１１に示すのは、２つ
のシングルエンド信号用コネクタ４ａ、４ｂの場合であ
る。ＬＶＤＳ用コネクタ３とシングルエンド信号用コネ
クタ４ａとの間には抵抗７１ａがあり、２つのシングル
エンド信号用コネクタ４ａ、４ｂの間には抵抗７１ｂが
ある。そして、抵抗７１ａ、７１ｂを実装する、又は実
装しないことにより、分岐配線パタン６ａ、６ｂは遮断
されるとき、スタブとなることはない。

【００２５】実施例４について、図１２を用いて説明す
る。本実施例は、スイッチング半導体素子を使用する例
である。実施例１〜実施例３における抵抗７１の代りに
スイッチング半導体素子７２を用いる。配線基板１上に
は、モードによってＬＶＤＳとシングルエンド信号とを
切り替えて出力するドライバ及びＬＶＤＳとシングルエ
ンド信号のどちらが出力されているかを示す識別信号を
出力するドライバとを内蔵する表示ＬＳＩ２と、ＬＶＤ
Ｓインターフェースの液晶パネルに接続するためのＬＶ
ＤＳ用コネクタ３と、シングルエンド信号インターフェ
ースの液晶パネル等に接続するためのシングルエンド信
号用コネクタ４と、配線パタン５と、分岐配線パタン６
と、識別配線パタン９と、を備える。識別配線パタン９
は、識別信号を伝送する。スイッチング半導体素子７２
は、識別信号により、ＬＶＤＳ信号出力時及びシングル
エンド信号出力時を識別することができる。スイッチン
グ半導体素子７２は、ＬＶＤＳ信号出力時にはＯＦＦと
なって遮断し、シングルエンド信号出力時にはＯＮとな
って接続される。こうすることで、ＬＶＤＳの信号品質
を保つことができ、遮断接続の設定の作業をしなくと
も、制御手段により遮断接続の設定をすることができ
る。

【００２６】実施例５について、図１３及び図１４を用
いて説明する。本実施例は、抵抗を実装する又は実装し
ないとする代りに分岐配線パタン６を切断する又は切断
しないことにより、遮断又は接続を設定するのである。
本実施例における配線基板１上には、モードによってＬ
ＶＤＳとシングルエンド信号とを切り替えて出力するド
ライバを内蔵する表示ＬＳＩ２と、ＬＶＤＳインターフ
ェースの液晶パネルに接続するためのＬＶＤＳ用コネク
タ３と、シングルエンド信号インターフェースの液晶パ
ネル等に接続するためのシングルエンド信号用コネクタ
４と、配線パタン５と、分岐配線パタン６と、を備え
る。そして、図１３に示すのは、分岐配線パタン６を切
断していない。一方、図１４に示すのは、分岐配線パタ
ン６の遮断接続設定部６２で切断されている。切断して
いないことは、実施例１〜３における抵抗を実装するこ
とに対応し、切断することは、実装しないことに対応す
る。こうすることで、ＬＶＤＳの信号品質を保つことが
できる。切断方法としては、レーザ使用等の物理的方法
やエッチング等の化学的切断方法を採用することができ
る。なお、本実施例の場合は、ダンピング抵抗を使用す
るとき、分岐配線６又はシングルエンド信号用コネクタ
４に設ければよい。

【００２７】なお、実施例１〜５において、表示ＬＳＩ
２とコネクタ３、４間等の配線パタン５、分岐配線パタ
ン６に抵抗、フィルタ、コンデンサなどを挿入すること
は可能である。また、多層基板で信号層が複数ある場合
は、内層に実施例１〜５による配線パタンを形成し、ス
ルーホールを利用することもできる。

【００２８】次に、実施例１〜５の配線基板を採用した
液晶パネルを搭載したパソコンに適用した一例につい
て、図１７を用いて説明する。ＬＶＤＳパソコン１０１
はＬＶＤＳインターフェースの液晶パネル１１１を搭載
し、シングルエンド信号パソコン１０２はシングルエン
ド信号インターフェースの液晶パネル１１２を搭載す
る。そして、パソコン１０１、１０２は同じ配線基板１
を搭載する。配線基板１は、モードによってＬＶＤＳと
シングルエンド信号を切り替えて出力するドライバを内
蔵した表示ＬＳＩ２と、ＬＶＤＳインターフェースの液
晶パネル１１１に接続するためのＬＶＤＳ用コネクタ３
と、シングルエンド信号インターフェースの液晶パネル
９２に接続するためのシングルエンド信号用コネクタ４
と、を備え、そして、配線パタンで必要な配線をする。
特に、モードによってＬＶＤＳとシングルエンド信号を
切り替えて出力するドライバの出力ピン２２からの配線
は、図５に示す配線パタンで形成する。そして、抵抗７
１はシングルエンド信号パソコン１０２では実装し、Ｌ
ＶＤＳパソコン１０１では実装しない。こうすること
で、配線基板１の抵抗を実装するかしないかだけで、同
じ配線基板１を用いて、ＬＶＤＳインターフェースの液
晶パネル１１１とシングルエンドインターフェースの液
晶パネル１１２を搭載したパソコン１０１、１０２を構
成することができる。このため、開発期間短縮、コスト
の削減が図れる。

【００２９】本実施例は、差動信号とシングルエンド信
号を分岐するときだけでなく、電気特性の異なる２種類
の信号を切り替えて出力するドライバを内蔵するＩＣ、
ＬＳＩなどに適応することができる。この場合は、分岐
点で、２種類の信号を比較して振幅が大きい、または遅
い信号側に抵抗を実装する場所を設け、振幅が大きい、
または遅い信号を伝送する場合のみ抵抗を実装する。

【００３０】

【発明の効果】本発明によれば、モードによって電気特
性の異なる信号を出力するピンを備えたＩＣを搭載した
配線基板において、伝送線路の分岐点に抵抗を実装する
場所を設けることで、スタブによる反射がなくなり、信
号の品質が向上する。

【図面の簡単な説明】

【図１】実施例１におけるシングルエンド信号使用時の
配線基板の説明図。

【図２】実施例１におけるＬＶＤＳ使用時の配線基板の
説明図。

【図３】実施例１における配線基板のＬＶＤＳ説明図。

【図４】実施例１における配線基板の変形例の説明図。

【図５】実施例１における配線基板の変形例の平面説明
図。

【図６】実施例１におけるレシーバＩＣを用いる配線基
板の説明図。

【図７】実施例２におけるシングルエンド信号使用時の
配線基板の説明図。

【図８】実施例２におけるＬＶＤＳ使用時の配線基板の
説明図。

【図９】実施例２におけるレシーバＩＣを用いる配線基
板の説明図。

【図１０】実施例３における配線基板の説明図。

【図１１】実施例３における配線基板の変形例の説明
図。

【図１２】実施例４における配線基板の説明図。

【図１３】実施例５におけるシングルエンド信号使用時
の配線基板の説明図。

【図１４】実施例５におけるＬＶＤＳ使用時の配線基板
の説明図。

【図１５】シングルエンド信号とＬＶＤＳ及び出力ピン
の説明図。

【図１６】従来例の配線基板の説明図。

【図１７】ＬＶＤＳ使用時及びシングルエンド信号使用
時の情報処理装置の説明図。

【符号の説明】

１配線基板２表示ＬＳＩ２１入力ピン２２、２２ａ出力ピン３ＬＶＤＳ用コネクタ４シングルエンド信号用コネクタ４５伝送線路５１分岐点６分岐伝送線路６１遮断接続設定部７１ダンピング抵抗７２スイッチング半導体素子７３切断部８１、８２レシーバＩＣ９識別伝送線路１０１、１０２パソコン１１１、１１２液晶パネル

───────────────────────────────────────────────────── フロントページの続き (72)発明者笠井健史神奈川県海老名市下今泉810番地株式会社日立製作所オフィスシステム事業部内 (72)発明者横田等神奈川県海老名市下今泉810番地株式会社日立製作所オフィスシステム事業部内

Claims

【特許請求の範囲】

【請求項１】入力手段と、電気特性の異なる複数種類
の電気信号をモードによって切り替える制御手段と、前
記電気信号をそれぞれ受ける伝送線路及び分岐伝送線路
と、出力手段と、を具備する情報処理装置において、前記分岐伝送線路は、遮断接続設定部を有することを特
徴とする情報処理装置。
【請求項２】請求項１記載の情報処理装置において、上記遮断接続設定部を有する分岐伝送線路は、信号振幅
が大きい又は伝送速度が遅い電気信号を受ける伝送線路
であることを特徴とする情報処理装置。
【請求項３】請求項１又は２に記載の情報処理装置に
おいて、上記遮断接続設定部は、端子間に接続素子を実装すると
接続となり、実装しないと遮断となることを特徴とする
情報処理装置。
【請求項４】請求項３記載の情報処理装置において、上記接続素子は、ダンピング抵抗であることを特徴とす
る情報処理装置。
【請求項５】請求項１又は２に記載の情報処理装置に
おいて、上記遮断接続設定部は、スイッチング半導体素子であ
り、そして、上記制御手段からの指示で遮断又は接続と
なることを特徴とする情報処理装置。
【請求項６】請求項１又は２に記載の情報処理装置に
おいて、上記遮断接続設定部は、分岐伝送線路を切断すると遮断
となり、切断しないと接続となることを特徴とする情報
処理装置。
【請求項７】請求項１〜６のいずれか１項に記載の情
報処理装置において、上記出力手段は、液晶表示装置であることを特徴とする
情報処理装置。
【請求項８】請求項１〜７のいずれか１項に記載の情
報処理装置に使用される液晶表示装置であって、電気信号をそれぞれ受ける伝送線路及び分岐伝送線路を
具備し、そして、分岐伝送線路は、遮断接続設定部を有
することを特徴とする液晶表示装置。
【請求項９】電気特性の異なる複数種類の電気信号を
モードによって切り替える制御手段として使用される、
ＬＳＩ等の制御回路において、前記電気信号を受ける分岐伝送線路の遮断接続設定部を
遮断又は接続となるように指示する指示手段を有するこ
とを特徴とする、ＬＳＩ等の制御回路。
【請求項１０】請求項１〜７のいずれか１項に記載の
情報処理装置に使用される配線基板であって、電気信号
をそれぞれ受ける伝送線路及び分岐伝送線路を具備し、
そして、分岐伝送線路は、遮断接続設定部を有すること
を特徴とする配線基板。
【請求項１１】入力手段と、電気特性の異なる複数種
類の電気信号をモードによって切り替える制御手段と、
前記電気信号をそれぞれ受ける伝送線路及び分岐伝送線
路と、出力手段と、を具備する情報処理装置の製造方法
において、分岐伝送線路の遮断接続設定部に接続素子を実装するこ
とを特徴とする情報処理装置の製造方法。
【請求項１２】入力手段と、電気特性の異なる複数種
類の電気信号をモードによって切り替える制御手段と、
前記電気信号をそれぞれ受ける伝送線路及び分岐伝送線
路と、出力手段と、を具備する情報処理装置の製造方法
において、分岐伝送線路の遮断接続設定部を切断するこ
とを特徴とする情報処理装置の製造方法。