JP2002132402A - 負荷調整ボード及び情報処理装置 - Google Patents
負荷調整ボード及び情報処理装置Info
- Publication number
- JP2002132402A JP2002132402A JP2000320885A JP2000320885A JP2002132402A JP 2002132402 A JP2002132402 A JP 2002132402A JP 2000320885 A JP2000320885 A JP 2000320885A JP 2000320885 A JP2000320885 A JP 2000320885A JP 2002132402 A JP2002132402 A JP 2002132402A
- Authority
- JP
- Japan
- Prior art keywords
- board
- load adjustment
- slot
- adjustment board
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0246—Termination of transmission lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K9/00—Screening of apparatus or components against electric or magnetic fields
- H05K9/0064—Earth or grounding circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
- H05K1/0231—Capacitors or dielectric substances
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/04—Assemblies of printed circuits
- H05K2201/044—Details of backplane or midplane for mounting orthogonal PCBs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10022—Non-printed resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10196—Variable component, e.g. variable resistor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Combinations Of Printed Boards (AREA)
- Memory System (AREA)
Abstract
(57)【要約】
【課題】 増設スロットを有するシステムの動作信頼性
を向上し得る、回路実装ボードを提供する。 【解決手段】 負荷調整ボードは、システムの増設スロ
ットに挿入されて使用される回路実装ボードであって、
他のボードとの間で電気的接続を得るための複数の接続
ピン11と、各接続ピン毎に設けられた可変抵抗や可変
コンデンサ等の電気的特性が可変な部品13とを実装す
る。部品13の一端は接続ピン11に接続され、他端は
所定の電位(例えばグランド)に固定される。
を向上し得る、回路実装ボードを提供する。 【解決手段】 負荷調整ボードは、システムの増設スロ
ットに挿入されて使用される回路実装ボードであって、
他のボードとの間で電気的接続を得るための複数の接続
ピン11と、各接続ピン毎に設けられた可変抵抗や可変
コンデンサ等の電気的特性が可変な部品13とを実装す
る。部品13の一端は接続ピン11に接続され、他端は
所定の電位(例えばグランド)に固定される。
Description
【0001】
【発明の属する技術分野】本発明は、コンピュータシス
テム等の情報処理装置の機能拡張用スロットに挿入され
る回路実装ボードであって、その負荷の値を調整可能な
負荷調整ボードに関する。
テム等の情報処理装置の機能拡張用スロットに挿入され
る回路実装ボードであって、その負荷の値を調整可能な
負荷調整ボードに関する。
【0002】
【従来の技術】図4に、コンピュータシステム等のメモ
リ拡張スロットに挿入される従来のメモリモジュールを
示す。メモリモジュール20は多層構造を持つプリント
基板上に複数のメモリIC25を実装する。コンタクト
21とメモリIC25のピン25aはプリント基板の内
層配線または外層配線27を介して電気的に接続されて
いる。
リ拡張スロットに挿入される従来のメモリモジュールを
示す。メモリモジュール20は多層構造を持つプリント
基板上に複数のメモリIC25を実装する。コンタクト
21とメモリIC25のピン25aはプリント基板の内
層配線または外層配線27を介して電気的に接続されて
いる。
【0003】図5は、このメモリモジュール20が挿入
されたコンピュータシステムのマザーボードの様子を示
した図である。多層構造を持つマザーボード52上に
は、メモリコントローラ54及びメモリモジュール用の
ソケット38aが複数実装されている。メモリモジュー
ル20はソケット38aに挿入される。マザーボード5
2の内層または外層配線52aによってメモリコントロ
ーラ54とソケット38aは電気的に接続されており、
メモリコントローラ54とメモリIC25は電気信号を
送受信できるようになっている。
されたコンピュータシステムのマザーボードの様子を示
した図である。多層構造を持つマザーボード52上に
は、メモリコントローラ54及びメモリモジュール用の
ソケット38aが複数実装されている。メモリモジュー
ル20はソケット38aに挿入される。マザーボード5
2の内層または外層配線52aによってメモリコントロ
ーラ54とソケット38aは電気的に接続されており、
メモリコントローラ54とメモリIC25は電気信号を
送受信できるようになっている。
【0004】
【発明が解決しようとする課題】図5に示すようなコン
ピュータシステムにおいて、マザーボード52のスロッ
ト38aの中でメモリモジュール20が接続されていな
い空きスロットXがあると、その空きスロットXの信号
線上の負荷が軽すぎて不要な高周波の反射ノイズ等によ
ってシステムが誤動作を起こす場合があり、システムの
動作信頼性上問題となる場合があった。
ピュータシステムにおいて、マザーボード52のスロッ
ト38aの中でメモリモジュール20が接続されていな
い空きスロットXがあると、その空きスロットXの信号
線上の負荷が軽すぎて不要な高周波の反射ノイズ等によ
ってシステムが誤動作を起こす場合があり、システムの
動作信頼性上問題となる場合があった。
【0005】本発明は上記のような問題点を解決すべく
なされたものであり、増設スロットを有するシステムの
動作信頼性を向上し得る回路実装ボードを提供すること
を目的とする。
なされたものであり、増設スロットを有するシステムの
動作信頼性を向上し得る回路実装ボードを提供すること
を目的とする。
【0006】
【課題を解決するための手段】本発明に係る負荷調整ボ
ードは、情報処理機器の拡張用スロットに挿入されて使
用される回路実装ボードであって、拡張用スロットにお
いて電気的接続を得るための複数の接続ピンと、電気的
特性が可変である部品とを備え、その部品は、各接続ピ
ン毎に設けられ、一端が接続ピンに接続され、他端が所
定電位を与えるノードに接続される。
ードは、情報処理機器の拡張用スロットに挿入されて使
用される回路実装ボードであって、拡張用スロットにお
いて電気的接続を得るための複数の接続ピンと、電気的
特性が可変である部品とを備え、その部品は、各接続ピ
ン毎に設けられ、一端が接続ピンに接続され、他端が所
定電位を与えるノードに接続される。
【0007】好ましくは、負荷調整ボードにおいて、接
続ピン毎に設けられる部品は、可変抵抗または可変コン
デンサもしくはこれらの組み合わせからなる。
続ピン毎に設けられる部品は、可変抵抗または可変コン
デンサもしくはこれらの組み合わせからなる。
【0008】好ましくは、負荷調整ボードの部品はグラ
ンド電位に固定される。
ンド電位に固定される。
【0009】負荷調整ボードは、部品と接続ピン間の配
線の長さを調整する手段をさらに備えてもよい。
線の長さを調整する手段をさらに備えてもよい。
【0010】本発明に係る情報処理装置は、上記の負荷
調整ボードが、機能を拡張するためのボードが挿入され
る拡張用スロットに挿入される。
調整ボードが、機能を拡張するためのボードが挿入され
る拡張用スロットに挿入される。
【0011】情報処理装置において、拡張用スロットは
メモリ増設用のスロットであってもよい。
メモリ増設用のスロットであってもよい。
【0012】
【発明の実施の形態】以下、添付の図面を参照し、本発
明に係る負荷調整ボードの実施の形態を詳細に説明す
る。
明に係る負荷調整ボードの実施の形態を詳細に説明す
る。
【0013】図1の(a)に本発明に係る負荷調整ボー
ドを示す。本発明に係る負荷調整ボードはコンピュータ
等の情報処理装置のメモリ増設スロットの空きスロット
に挿入されて使用されるものであり、スロットの信号線
に発生する不要高周波成分の遮断、反射ノイズ等を低減
する。
ドを示す。本発明に係る負荷調整ボードはコンピュータ
等の情報処理装置のメモリ増設スロットの空きスロット
に挿入されて使用されるものであり、スロットの信号線
に発生する不要高周波成分の遮断、反射ノイズ等を低減
する。
【0014】負荷調整ボード10は、メモリ増設スロッ
トに挿入されたときにスロット内に設けられたピンと電
気的接続を得るための接続ピンであるコンタクト11を
有する。コンタクト11はスロット内の信号線毎に設け
られたピンに対応して設けられている。負荷調整ボード
10上には、抵抗、コンデンサもしくはインダクタンス
またはこれらを直列または並列に組み合わせた回路と等
価な電気的特性を持つ電子チップ部品13が実装されて
いる。各チップ部品13は各信号線に対応したコンタク
ト11毎に設けられている。チップ部品13の一端は配
線10aを介して対応するコンタクト11に、他端はグ
ランド電位に接続される。グランド電位はコンタクト1
1のグランドピンを介して外部より与えられる。なお、
チップ部品13はグランドではなく、所定の電位を与え
るノード(例えば、電源の電位や電源電圧を分圧して得
られる電位を与えるノード)に接続されてもよい。この
ように、負荷調整ボード10の各コンタクト11はチッ
プ部品13を介して終端される。なお、負荷調整ボード
10のコンタクト11のうちの一部は、チップ部品13
を介さずに直接グランド等の所定の電位を与えるノード
に接続して終端してもよい。
トに挿入されたときにスロット内に設けられたピンと電
気的接続を得るための接続ピンであるコンタクト11を
有する。コンタクト11はスロット内の信号線毎に設け
られたピンに対応して設けられている。負荷調整ボード
10上には、抵抗、コンデンサもしくはインダクタンス
またはこれらを直列または並列に組み合わせた回路と等
価な電気的特性を持つ電子チップ部品13が実装されて
いる。各チップ部品13は各信号線に対応したコンタク
ト11毎に設けられている。チップ部品13の一端は配
線10aを介して対応するコンタクト11に、他端はグ
ランド電位に接続される。グランド電位はコンタクト1
1のグランドピンを介して外部より与えられる。なお、
チップ部品13はグランドではなく、所定の電位を与え
るノード(例えば、電源の電位や電源電圧を分圧して得
られる電位を与えるノード)に接続されてもよい。この
ように、負荷調整ボード10の各コンタクト11はチッ
プ部品13を介して終端される。なお、負荷調整ボード
10のコンタクト11のうちの一部は、チップ部品13
を介さずに直接グランド等の所定の電位を与えるノード
に接続して終端してもよい。
【0015】負荷調整ボード10に実装されるチップ部
品13は、例えば、可変抵抗器(図1の(b)参照)、
可変コンデンサ(図1の(c)参照)又は可変抵抗器と
可変コンデンサの並列回路(図1の(d)参照)等の電
気的な物理量が可変な素子により構成される。このよう
に、チップ部品13として電気的特性が可変な部品を使
用することにより、負荷調整ボード10の負荷の値を任
意に調整することができる。
品13は、例えば、可変抵抗器(図1の(b)参照)、
可変コンデンサ(図1の(c)参照)又は可変抵抗器と
可変コンデンサの並列回路(図1の(d)参照)等の電
気的な物理量が可変な素子により構成される。このよう
に、チップ部品13として電気的特性が可変な部品を使
用することにより、負荷調整ボード10の負荷の値を任
意に調整することができる。
【0016】また、本実施形態の負荷調整ボード10に
おいては、チップ部品13とコンタクト11間の配線1
0aの長さを変えられるようにしてもよい。このため、
図1に示すようにチップ部品13とコンタクト11間に
リレー15を設け、このリレー15により長さの異なる
配線パターンaと配線パターンbのうちのいずれか一方
の配線パターンを選択し、チップ部品13とコンタクト
11間の配線長を調整する。配線パターン長を可変にす
ることにより、配線パターンのインダクタンス等が可変
になり、負荷調整ボード10の負荷の値を微調整でき
る。
おいては、チップ部品13とコンタクト11間の配線1
0aの長さを変えられるようにしてもよい。このため、
図1に示すようにチップ部品13とコンタクト11間に
リレー15を設け、このリレー15により長さの異なる
配線パターンaと配線パターンbのうちのいずれか一方
の配線パターンを選択し、チップ部品13とコンタクト
11間の配線長を調整する。配線パターン長を可変にす
ることにより、配線パターンのインダクタンス等が可変
になり、負荷調整ボード10の負荷の値を微調整でき
る。
【0017】図2は、以上説明した負荷調整ボード10
が挿入されるコンピュータの構成を示した図である。図
2に示すコンピュータ30は、所定のプログラムを実行
するCPU32を有する。CPU32はデータや制御信
号のやりとりを行なうバス34を介して、ROM36、
メモリ増設スロット部38、ハードディスク40、表示
部42、入力操作部44、拡張スロット部46及びネッ
トワークインタフェース48に接続される。ROM36
はCPU32で実行される基本的なプログラムやデータ
を格納する。表示部42は液晶ディスプレイやCRTデ
ィスプレイからなる。入力操作部44はキーボードやマ
ウスからなる。メモリ増設スロット部38はメモリ増設
のためのメモリモジュールが挿入される複数のスロット
からなる。上記負荷調整ボード10はこのメモリ増設ス
ロット部38の中の空きスロットに挿入されて使用され
る。拡張スロット部46は、コンピュータの種々の機能
を拡張したり、外部機器と接続したりするためのボード
を挿入するためのスロットからなる。
が挿入されるコンピュータの構成を示した図である。図
2に示すコンピュータ30は、所定のプログラムを実行
するCPU32を有する。CPU32はデータや制御信
号のやりとりを行なうバス34を介して、ROM36、
メモリ増設スロット部38、ハードディスク40、表示
部42、入力操作部44、拡張スロット部46及びネッ
トワークインタフェース48に接続される。ROM36
はCPU32で実行される基本的なプログラムやデータ
を格納する。表示部42は液晶ディスプレイやCRTデ
ィスプレイからなる。入力操作部44はキーボードやマ
ウスからなる。メモリ増設スロット部38はメモリ増設
のためのメモリモジュールが挿入される複数のスロット
からなる。上記負荷調整ボード10はこのメモリ増設ス
ロット部38の中の空きスロットに挿入されて使用され
る。拡張スロット部46は、コンピュータの種々の機能
を拡張したり、外部機器と接続したりするためのボード
を挿入するためのスロットからなる。
【0018】図3は、本実施形態の負荷調整ボード10
がコンピュータのマザーボード上に配置されたときの状
態を示した図である。多層構造を持つマザーボード52
上に、メモリコントローラ54及びメモリ増設スロット
部38の各スロット毎に設けられたソケット38aが実
装されている。メモリ増設スロット部38においてソケ
ット38aに必要なメモリモジュール20が挿入され
る。また、空きスロットのソケット38aには負荷調整
ボード10が挿入される。マザーボード52の内層また
は外層配線52aによってメモリコントローラ54とソ
ケット38aは電気的に接続されている。
がコンピュータのマザーボード上に配置されたときの状
態を示した図である。多層構造を持つマザーボード52
上に、メモリコントローラ54及びメモリ増設スロット
部38の各スロット毎に設けられたソケット38aが実
装されている。メモリ増設スロット部38においてソケ
ット38aに必要なメモリモジュール20が挿入され
る。また、空きスロットのソケット38aには負荷調整
ボード10が挿入される。マザーボード52の内層また
は外層配線52aによってメモリコントローラ54とソ
ケット38aは電気的に接続されている。
【0019】以上のように、本負荷調整ボード10をコ
ンピュータのスロットに挿入することにより、信号線上
に負荷がかかり不要高周波成分が遮断され、反射ノイズ
等を低減できる。また、チップ部品13は、可変抵抗、
可変コンデンサ等の電気的物理量が可変な素子で構成し
ているため、メモリコントローラのドライバビリティや
メモリモジュール20の負荷に合わせて、信号線上の負
荷を調整することができる。また、チップ部品13に対
する配線長も変更可能にしているため、さらに、信号線
上の負荷の微調整が可能となる。
ンピュータのスロットに挿入することにより、信号線上
に負荷がかかり不要高周波成分が遮断され、反射ノイズ
等を低減できる。また、チップ部品13は、可変抵抗、
可変コンデンサ等の電気的物理量が可変な素子で構成し
ているため、メモリコントローラのドライバビリティや
メモリモジュール20の負荷に合わせて、信号線上の負
荷を調整することができる。また、チップ部品13に対
する配線長も変更可能にしているため、さらに、信号線
上の負荷の微調整が可能となる。
【0020】なお、上記実施形態では、負荷調整ボード
は、メモリ増設用スロットに挿入するものとして説明し
たが、外部機器の接続や機能拡張のための拡張用スロッ
トに挿入して使用するものであってもよい。
は、メモリ増設用スロットに挿入するものとして説明し
たが、外部機器の接続や機能拡張のための拡張用スロッ
トに挿入して使用するものであってもよい。
【0021】
【発明の効果】本発明に係る負荷調整ボードによれば、
上記の負荷調整ボードを拡張用スロットに挿入すること
により、スロットにおける信号線上の不要高周波成分を
遮断し、反射ノイズ等が低減するため、情報処理装置の
動作信頼性を向上させることができる。
上記の負荷調整ボードを拡張用スロットに挿入すること
により、スロットにおける信号線上の不要高周波成分を
遮断し、反射ノイズ等が低減するため、情報処理装置の
動作信頼性を向上させることができる。
【0022】また、負荷調整ボードの接続ピン毎に設け
られる部品は可変コンデンサや可変抵抗の電気的特性の
可変な部品により構成されてもよく、メモリコントロー
ラのドライバビリティやメモリモジュール20の負荷に
合わせて、信号線上の負荷を調整することができる。
られる部品は可変コンデンサや可変抵抗の電気的特性の
可変な部品により構成されてもよく、メモリコントロー
ラのドライバビリティやメモリモジュール20の負荷に
合わせて、信号線上の負荷を調整することができる。
【0023】負荷調整ボードの接続ピン毎に設けられる
部品は、グランド電位に固定されてもよく、これによ
り、スロットにおける信号線上の不要高周波成分を遮断
し、反射ノイズを低減する。
部品は、グランド電位に固定されてもよく、これによ
り、スロットにおける信号線上の不要高周波成分を遮断
し、反射ノイズを低減する。
【0024】負荷調整ボードにおいて部品と接続ピン間
の配線長を調整できるため、信号線上の負荷の微調整が
可能となる。
の配線長を調整できるため、信号線上の負荷の微調整が
可能となる。
【0025】本発明に係る情報処理装置は、上記の負荷
調整ボードを、メモリ増設用スロット等の拡張用スロッ
トに挿入することにより、スロットにおける信号線上の
不要高周波成分が遮断され、反射ノイズ等が低減される
ため、情報処理装置の動作信頼性が向上する。
調整ボードを、メモリ増設用スロット等の拡張用スロッ
トに挿入することにより、スロットにおける信号線上の
不要高周波成分が遮断され、反射ノイズ等が低減される
ため、情報処理装置の動作信頼性が向上する。
【図1】 本発明に係る負荷調整ボードを示した図。
【図2】 本発明に係る負荷調整ボードを利用するコン
ピュータの構成図。
ピュータの構成図。
【図3】 本発明に係る負荷調整ボードが挿入されたマ
ザーボード上の様子を示した図。
ザーボード上の様子を示した図。
【図4】 従来のメモリモジュールを示した図。
【図5】 従来のメモリモジュールが挿入されたマザー
ボード上の様子を示した図。
ボード上の様子を示した図。
10 負荷調整ボード、 11 コンタクト、 13
チップ部品、 15リレー、 30 コンピュータ、
38 メモリ増設スロット部、 38a ソケット、
46 拡張スロット部。
チップ部品、 15リレー、 30 コンピュータ、
38 メモリ増設スロット部、 38a ソケット、
46 拡張スロット部。
Claims (6)
- 【請求項1】 情報処理機器の拡張用スロットに挿入さ
れて使用される回路実装ボードであって、 前記拡張用スロットにおいて電気的接続を得るための複
数の接続ピンと、電気的特性が可変である部品とを備
え、 前記部品は、前記各接続ピン毎に設けられ、一端が前記
接続ピンに接続され、他端が所定電位を与えるノードに
接続されたことを特徴とする負荷調整ボード。 - 【請求項2】 前記部品は、可変抵抗または可変コンデ
ンサもしくはこれらの組み合わせからなることを特徴と
する請求項1記載の負荷調整ボード。 - 【請求項3】 前記所定電位はグランド電位であること
を特徴とする請求項1記載の負荷調整ボード。 - 【請求項4】 前記部品と前記接続ピン間の配線の長さ
を調整する手段をさらに備えたことを特徴とする請求項
1記載の負荷調整ボード。 - 【請求項5】 請求項1ないし請求項4のいずれか一に
記載の負荷調整ボードが、機能を拡張するためのボード
が挿入される拡張用スロットに挿入されたことを特徴と
する情報処理装置。 - 【請求項6】 前記拡張用スロットはメモリ増設用のス
ロットであることを特徴とする請求項5記載の情報処理
装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000320885A JP2002132402A (ja) | 2000-10-20 | 2000-10-20 | 負荷調整ボード及び情報処理装置 |
US09/824,015 US6426879B1 (en) | 2000-10-20 | 2001-04-03 | Load adjustment board and data processing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000320885A JP2002132402A (ja) | 2000-10-20 | 2000-10-20 | 負荷調整ボード及び情報処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002132402A true JP2002132402A (ja) | 2002-05-10 |
Family
ID=18799099
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000320885A Pending JP2002132402A (ja) | 2000-10-20 | 2000-10-20 | 負荷調整ボード及び情報処理装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6426879B1 (ja) |
JP (1) | JP2002132402A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006040141A (ja) * | 2004-07-29 | 2006-02-09 | Fujitsu Ltd | マルチスレッドプロセッサ |
US7029285B2 (en) | 2001-09-13 | 2006-04-18 | Nec Corporation | Computer system, switch connector, and method for controlling operations of the computer system |
JP2007183941A (ja) * | 2006-01-09 | 2007-07-19 | Samsung Electronics Co Ltd | メモリモジュールの構成を変更可能なメモリシステム |
JP2011108123A (ja) * | 2009-11-20 | 2011-06-02 | Elpida Memory Inc | 終端基板、メモリシステム及びその反射波抑制方法 |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7197575B2 (en) * | 1997-12-17 | 2007-03-27 | Src Computers, Inc. | Switch/network adapter port coupling a reconfigurable processing element to one or more microprocessors for use with interleaved memory controllers |
US7424552B2 (en) * | 1997-12-17 | 2008-09-09 | Src Computers, Inc. | Switch/network adapter port incorporating shared memory resources selectively accessible by a direct execution logic element and one or more dense logic devices |
US20040236877A1 (en) * | 1997-12-17 | 2004-11-25 | Lee A. Burton | Switch/network adapter port incorporating shared memory resources selectively accessible by a direct execution logic element and one or more dense logic devices in a fully buffered dual in-line memory module format (FB-DIMM) |
US7565461B2 (en) * | 1997-12-17 | 2009-07-21 | Src Computers, Inc. | Switch/network adapter port coupling a reconfigurable processing element to one or more microprocessors for use with interleaved memory controllers |
CN100391319C (zh) * | 2003-09-25 | 2008-05-28 | 华为技术有限公司 | 一种可实现带电插拔的单板及其实现方法 |
CN100429965C (zh) * | 2005-09-15 | 2008-10-29 | 艾默生网络能源有限公司 | 一种在印刷电路板上设置板边缘接触型长短触点的方法 |
US7761626B2 (en) * | 2006-09-28 | 2010-07-20 | Virident Systems, Inc. | Methods for main memory in a system with a memory controller configured to control access to non-volatile memory, and related technologies |
US8074022B2 (en) * | 2006-09-28 | 2011-12-06 | Virident Systems, Inc. | Programmable heterogeneous memory controllers for main memory with different memory modules |
US20080082750A1 (en) * | 2006-09-28 | 2008-04-03 | Okin Kenneth A | Methods of communicating to, memory modules in a memory channel |
US7761623B2 (en) * | 2006-09-28 | 2010-07-20 | Virident Systems, Inc. | Main memory in a system with a memory controller configured to control access to non-volatile memory, and related technologies |
US7761625B2 (en) * | 2006-09-28 | 2010-07-20 | Virident Systems, Inc. | Methods for main memory with non-volatile type memory modules, and related technologies |
US8949555B1 (en) | 2007-08-30 | 2015-02-03 | Virident Systems, Inc. | Methods for sustained read and write performance with non-volatile memory |
US7761624B2 (en) * | 2006-09-28 | 2010-07-20 | Virident Systems, Inc. | Systems and apparatus for main memory with non-volatile type memory modules, and related technologies |
WO2008040028A2 (en) * | 2006-09-28 | 2008-04-03 | Virident Systems, Inc. | Systems, methods, and apparatus with programmable memory control for heterogeneous main memory |
US9984012B2 (en) | 2006-09-28 | 2018-05-29 | Virident Systems, Llc | Read writeable randomly accessible non-volatile memory modules |
US8806116B2 (en) * | 2008-02-12 | 2014-08-12 | Virident Systems, Inc. | Memory modules for two-dimensional main memory |
WO2008051940A2 (en) * | 2006-10-23 | 2008-05-02 | Virident Systems, Inc. | Methods and apparatus of dual inline memory modules for flash memory |
WO2008055269A2 (en) | 2006-11-04 | 2008-05-08 | Virident Systems, Inc. | Asymmetric memory migration in hybrid main memory |
KR100834826B1 (ko) * | 2007-01-25 | 2008-06-03 | 삼성전자주식회사 | 취급손상을 줄인 집적회로 모듈의 구조 및 모듈의 종단저항 배치방법 |
US9921896B2 (en) | 2007-08-30 | 2018-03-20 | Virident Systems, Llc | Shutdowns and data recovery to avoid read errors weak pages in a non-volatile memory system |
WO2009102821A2 (en) * | 2008-02-12 | 2009-08-20 | Virident Systems, Inc. | Methods and apparatus for two-dimensional main memory |
US8745314B1 (en) | 2008-06-24 | 2014-06-03 | Virident Systems, Inc. | Methods for a random read and read/write block accessible memory |
US9513695B2 (en) | 2008-06-24 | 2016-12-06 | Virident Systems, Inc. | Methods of managing power in network computer systems |
TW201006331A (en) * | 2008-07-23 | 2010-02-01 | Asustek Comp Inc | Electronic apparatus and motherboard thereof |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5036481A (en) * | 1989-04-18 | 1991-07-30 | Dell Usa Corporation | Personal computer system with dual purpose expansion slot |
US5031073A (en) * | 1990-05-02 | 1991-07-09 | Hewlett-Packard Company | Fault-isolating apparatus and method for connecting circuitry |
US5319591A (en) * | 1991-12-26 | 1994-06-07 | Oki Electric Industry Co., Ltd. | Memory module |
JPH0658577A (ja) | 1992-08-07 | 1994-03-01 | Hitachi Ltd | 空気調和機 |
US5339219A (en) * | 1993-04-05 | 1994-08-16 | Alex Urich | Modulated electronic breadboard |
JP3237968B2 (ja) * | 1993-08-18 | 2001-12-10 | 富士通株式会社 | 半導体素子モジュール |
US5807762A (en) * | 1996-03-12 | 1998-09-15 | Micron Technology, Inc. | Multi-chip module system and method of fabrication |
US6266252B1 (en) * | 1997-12-01 | 2001-07-24 | Chris Karabatsos | Apparatus and method for terminating a computer memory bus |
US6122695A (en) * | 1998-02-18 | 2000-09-19 | Micron Technology, Inc. | Device for terminating a processor bus |
JP2000113920A (ja) * | 1998-10-01 | 2000-04-21 | Mitsubishi Electric Corp | モジュール |
US6061263A (en) * | 1998-12-29 | 2000-05-09 | Intel Corporation | Small outline rambus in-line memory module |
US6172895B1 (en) * | 1999-12-14 | 2001-01-09 | High Connector Density, Inc. | High capacity memory module with built-in-high-speed bus terminations |
-
2000
- 2000-10-20 JP JP2000320885A patent/JP2002132402A/ja active Pending
-
2001
- 2001-04-03 US US09/824,015 patent/US6426879B1/en not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7029285B2 (en) | 2001-09-13 | 2006-04-18 | Nec Corporation | Computer system, switch connector, and method for controlling operations of the computer system |
JP2006040141A (ja) * | 2004-07-29 | 2006-02-09 | Fujitsu Ltd | マルチスレッドプロセッサ |
JP4520788B2 (ja) * | 2004-07-29 | 2010-08-11 | 富士通株式会社 | マルチスレッドプロセッサ |
JP2007183941A (ja) * | 2006-01-09 | 2007-07-19 | Samsung Electronics Co Ltd | メモリモジュールの構成を変更可能なメモリシステム |
JP2011108123A (ja) * | 2009-11-20 | 2011-06-02 | Elpida Memory Inc | 終端基板、メモリシステム及びその反射波抑制方法 |
Also Published As
Publication number | Publication date |
---|---|
US6426879B1 (en) | 2002-07-30 |
US20020051350A1 (en) | 2002-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002132402A (ja) | 負荷調整ボード及び情報処理装置 | |
KR100290445B1 (ko) | 메모리모듈과 이 메모리모듈이 삽입되는 소켓 | |
US5278524A (en) | Multi-layered printed circuit board with transmission line capabilities | |
KR970701885A (ko) | 고대역폭 컴퓨터를 위한 모듈 구조(modular architecture for high bandwidth computers) | |
KR20010043335A (ko) | 컴퓨터 메모리 속도 및 용량을 향상시키기 위한 장치 및방법 | |
KR970073264A (ko) | 카드시스템과 그 제조방법(card system and making method of the same) | |
JP2001312333A (ja) | 拡張性バス構造及びモジュール式測定機器 | |
JPH10190204A (ja) | トランジスタ/抵抗器用のプリント回路板 | |
JP4108717B2 (ja) | プリント回路基板 | |
JP3800937B2 (ja) | ブリッジボード | |
US12007928B2 (en) | Signal bridging using an unpopulated processor interconnect | |
US6995985B2 (en) | Power plane region of printed circuit board with power blocks having an arc-shaped boundary | |
KR100945283B1 (ko) | Pcb | |
JPH05313936A (ja) | インサーキットエミュレータ | |
JP2000284873A (ja) | メモリ回路基板 | |
JPH11212672A (ja) | 情報処理装置、液晶表示装置、集積回路及び配線基板並びに情報処理装置の製造方法 | |
US11439015B2 (en) | Surface mount device placement to control a signal path in a printed circuit board | |
JP2004037219A (ja) | インピーダンス測定方法及び配線板 | |
JPH04192389A (ja) | 電子回路 | |
KR200246958Y1 (ko) | 메모리 테스트용 마더보드의 모듈소켓 결합구조 | |
JP7529628B2 (ja) | プリント配線板及び情報処理装置 | |
JP6969931B2 (ja) | 回路基板評価用パッケージ、および回路基板評価方法 | |
JP2003084865A (ja) | 電気機器のリセット機構及びリセット方法 | |
US7868652B1 (en) | Off-die termination module with a spring loaded pin in a DIMM socket | |
JPH04369891A (ja) | フレキシブルモジュール |