CN102714917A - 具有气孔的电路板 - Google Patents

具有气孔的电路板 Download PDF

Info

Publication number
CN102714917A
CN102714917A CN2010800617251A CN201080061725A CN102714917A CN 102714917 A CN102714917 A CN 102714917A CN 2010800617251 A CN2010800617251 A CN 2010800617251A CN 201080061725 A CN201080061725 A CN 201080061725A CN 102714917 A CN102714917 A CN 102714917A
Authority
CN
China
Prior art keywords
ground
ground connection
ground plane
signal via
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800617251A
Other languages
English (en)
Inventor
大卫·L·布伦克尔
大卫·E·邓纳姆
肯特·E·雷尼尔
迈克尔·J·诺伊曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Molex LLC
Original Assignee
Molex LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Molex LLC filed Critical Molex LLC
Publication of CN102714917A publication Critical patent/CN102714917A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09618—Via fence, i.e. one-dimensional array of vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09636—Details of adjacent, not connected vias

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种电路板包括：一第一接地平面；一第二接地平面；以及多个信号过孔，延伸在所述两个接地平面之间但未与所述两个接地平面电接触。耦合于所述第一接地平面及所述第二接地平面的接地过孔可位于邻近所述多个信号过孔并可包括在相邻的接地过孔之间延伸的多条接地迹线。多个气孔可位于所述信号过孔之间和/或邻近所述多个信号过孔，以改善电路板的电气性能。多个接地翼部可用于有助于调节共模阻抗/或差模阻抗。

Description

具有气孔的电路板
相关申请的引用
本申请主张于2009年11月18日提交的美国临时专利申请61/262,147的优先权，所述临时申请全部内容通过引用而并入本文。
技术领域
本申请涉及具有高数据传输速率性能的连接器领域，更具体地涉及适用于具有高数据传输速率性能的连接器的印刷电路板领域。
背景技术
适用于高数据传输速率下传输数据的连接器通常安装于一印刷电路板上。将连接器安装于电路板上的一个常用方法是经由采用常通过压配或通过焊接通孔(或可能通过焊接压配)固定至电路板的过孔内的多个端子。随着数据传输速率的增加，通信系统已越来越多地采用差分信号耦合，因为差分信号耦合更容易抵抗寄生信号。
采用差分耦合的信号线带来的一个问题在于需要相对密集的连接器(亦即每平方英寸的端子数量更多的连接器)。这些密集的连接器需仔细工程设计，以提供诸如12Gbps或更高的数据传输速率。这趋于产生以特定结构将多个信号端子及多个接地端子设置在连接器内的设计。尽管可能控制多个端子在连接器内的结构，但是当所述多个端子对接于所述电路板时，维持这种控制变得更加困难。这部分原因是因为电路板趋于具有不同的介电常数，另一部分原因是因为连接器内的端子间距在连接器/电路板接口处实际上完全不可能保持，这是受限于多个镀覆通孔被设置在一起时能够有多靠近。由此，随着数据速率的增加，在连接器与相对应的电路板之间的接口将会变得难以以理想的方式来控制。因此，改进电路板设计将受到特定人群的赏识。
发明内容
提供一种电路板，所述电路板具有一第一接地平面以及一第二接地平面。一空间设置于所述第一接地平面和所述第二接地平面内，镀覆的一第一信号过孔及一第二信号过孔设置在所述空间内。所述第一过孔及所述第二过孔可设置成作为一差分信号对。所述信号过孔可延伸穿过所述电路板，以提供一共享过孔设计。多个接地过孔位于邻近所述第一过孔及所述第二过孔，且所述接地过孔将所述第一接地平面和所述第二接地平面耦合在一起。两个或两个以上的接地过孔可与接地迹线耦合在一起。一个或一个以上的接地过孔可具有一接地翼部。如果需要，未镀覆的一第一气孔设置于所述电路板且邻近所述第一过孔及所述第二过孔；而在一实施例中，所述第一气孔可基本位于所述第一过孔与所述第二过孔之间。附加的气孔可设置在信号过孔与一个或多个接地过孔之间。所述第一气孔设置为调节所述第一过孔与所述第二过孔之间的耦合。所述附加的气孔(如果使用的话)可设置为调节一个或两个信号过孔与一个或多个接地过孔之间的耦合。
附图说明
通过实例来说明本发明且本发明不限制于附图。在附图中，相同的附图标记表示相同的部件，并且在附图中：
图1示出一电路板的一实施例的一立体图；
图2示出图1的电路板的去除了绝缘部的一立体图；
图3示出图2的实施例沿线3-3的截出的一立体图；
图4示出一过孔图案的一实施例的一平面图；
图5示出一过孔图案的另一实施例的一平面图。
具体实施方式
下面的详细说明将说明示范性实施例且并不意欲限制到所明确公开的组合。因此，除非另有说明，本文公开的各种特征可组合在一起，以形成出于简明目的而未示出的其他组合。
在讨论附图所示的各种特征之前，应注意的是，并非所有的特征在所有的电路板结构设置中都是必须的。例如，电路板设计的一个目的是有助于使电路板中的电气性能与连接器的电气性能匹配。可以认识到的是，改进电路板及相对应的连接器之间的电气性能(例如共模阻抗)的匹配有助于将插接损耗最小化。此外，附图所示的一些特征允许改进差分耦合过孔(via)之间的屏蔽(由此使得电路板上的差分过孔对之间的串扰能大幅减少)。另外，使用接地翼部(下面说明)可有助于调整差分过孔对之间的不同耦合(由此允许调节差模阻抗和共模阻抗)。在很大程度上，选取有利的特定特征将基于系统所需的性能。
应注意的是，本文讨论的各种特征适合于信号频率高且插针区域密度同样高的应用场合。尤其是，所述的结构和设计已被确定对于约6GHz信号频率和每线性英寸40个信号对(当单独关注过孔时)的场合更为有益。另外，通过所述结构获得的改进对于低信号频率将不会趋于一样的益处。
图1-图5示出可用于一电路板的不同实施例中的多个特征。所述电路板包括一第一接地平面10、一第二接地平面11、以及一绝缘部12。可认识到的是，两个接地平面和绝缘部提供具有一第一侧及一第二侧的一电路板。在操作时，绝缘部可设置成多层，以有效地提供在所述两个接地平面之间延伸的所述绝缘部。此外，尽管示出的是两个接地平面，但也可设置附加的接地平面(各接地平面通过一对应的绝缘部而与另一接地平面隔离)，以提供一更复杂的电路板。一般而言，每个附加接地平面可通过与图中所示的接地平面10、11类似的方式进行设置。
多个接地过孔32将两个接地平面10、11电连接。可以认识到的是，接地过孔32可以所需图案围绕信号过孔22、24设置并在两个接地平面10、11之间延伸。一些接地过孔32可以以与其它接地过孔电隔离的方式在两个接地平面10、11之间延伸。两个或两个以上的接地过孔32还可经由一条或多条接地迹线35耦合在一起，接地迹线35可位于绝缘部12内的预定位置处。若接地迹线35设置的数量足够，则接地迹线35可提供栅栏状的屏蔽，故可减少在接地迹线35所形成的栅栏的相对两侧上设置的信号端子之间的串扰。换句话说，设置在两个接地过孔之间的接地迹线可设置为在所述两个接地过孔的一第一侧与一第二侧之间提供有效的屏蔽。可认识到的是，在接地过孔之间周期性使用接地迹线能够实现比仅使用两个接地过孔更大的屏蔽。例如，如图1-图3所示，三个接地过孔位于一第一差分信号对与一第二差分信号对之间的一区域内，多条接地迹线延伸在所述三个接地过孔之间。如可认识到的，在某些应用中，仅使用其间延伸有接地迹线的两个接地过孔是合适的。
为了使得信号过孔22、24能够在所述电路板的两侧之间传输信号，接地平面10、11上围绕信号过孔22、24设有一空间(void)14。在过去，信号过孔22、24之间的所述区域被所述绝缘部所填满。由图5可认识到，在一实施例中，接地平面可包括接地翼部37，从而所述接地平面可延伸经过线39(线39限定在第一信号过孔22与第二信号过孔24之间延伸的所述区域的一边缘)，从而防止在所述信号过孔之间延伸的所述区域脱离所述接地平面。已确定的是，这将有利于有助确保共模阻抗与差模阻抗之间的适当平衡，还可有助于提供进一步的屏蔽。应注意的是，像在接地过孔之间延伸的接地迹线35一样，多个接地翼部可位于第一接地平面10与第二接地平面11之间。
如所示出的，气孔44′位于第一信号过孔22与第二信号过孔24之间，这起到修改第一信号过孔22与第二信号过孔24之间的差分耦合的作用。气孔44′的尺寸可按需要设置为提供第一信号过孔22与第二信号过孔24之间的所需耦合。可认识到的是，气孔由于未经镀覆而可制得比典型的镀覆过孔小，因为与镀覆过孔相关的比例限制并不适用于此。在一实施例中，气孔的直径大约可为0.4-0.6mm，但本质上气孔的尺寸可以变化，以在第一信号过孔与第二信号过孔之间和/或在信号过孔与一个或多个接地过孔之间提供所需的耦合。
如所示出的，附加的气孔44可具有与气孔44′相同或不同的尺寸，附加的气孔44可位于接地过孔32与信号过孔22、24之间。气孔44可有助于控制一个或两个信号过孔22、24与接地过孔32之间的耦合，从而使得所述两侧之间的整个通信路径合适并可匹配连接器的设计。可根据系统需要调整有利于提供所需效果的气孔的位置及数量。因此，在一些实施例中，一个或两个气孔可能就足够。已确定的是，对于某些电路板结构(特别是数据传输速率增加到12Gbps以上)而言，在第一信号过孔22与第二信号过孔24之间还包括气孔44′是有利的。
借助以上优选示范性实施例，本文提供的内容说明了各种特征。对于本领域普通技术人员而言，从阅读本公开内容，可以做出随附权利要求范围内的各种其他的实施例、修改和变形。

Claims (9)

1.一种电路板，包括：
一第一接地平面；
一第二接地平面；
一绝缘部，设置于所述第一接地平面与所述第二接地平面之间；
一第一信号过孔及一第二信号过孔，延伸在所述第一接地平面与所述第二接地平面之间，所述第一信号过孔及所述第二信号过孔设置为提供一差分信号对，所述第一信号过孔及所述第二信号过孔与所述第一接地平面及所述第二接地平面电隔离、并使一区域延伸在所述第一信号过孔与所述第二信号过孔之间；以及
一气孔，位于在所述第一信号过孔与所述第二信号过孔之间延伸的所述区域内。
2.如权利要求1所述的电路板，其中，所述气孔具有一第一直径，所述信号过孔具有大于所述第一直径的一第二直径。
3.如权利要求2所述的电路板，其中，所述气孔为一第一气孔，一第二气孔设置为邻近所述第一信号过孔及所述第二信号过孔的其中之一、但不位于在所述第一信号过孔与所述第二信号过孔之间延伸的所述区域内。
4.如权利要求3所述的电路板，还包括：一第一接地过孔，延伸在所述第一接地平面与所述第二接地平面之间，所述第一接地过孔电耦合于所述第一接地平面及所述第二接地平面，其中，所述第二气孔至少部分位于在所述第一接地过孔与所述第一信号过孔及所述第二信号过孔的其中之一之间延伸的一第二区域内。
5.一种电路板，包括：
一第一接地平面；
一第二接地平面；
一绝缘部，设置于所述第一接地平面与所述第二接地平面之间；
一第一差分过孔对及一第二差分过孔对，在所述第一接地平面与所述第二接地平面之间延伸，所述第一差分过孔对及所述第二差分过孔对的每一个被设置为提供一差分信号传输通道，所述第一信号过孔及所述第二信号过孔与所述第一接地平面及所述第二接地平面电隔离并使一区域在所述第一差分过孔对与所述第二差分过孔对之间延伸；以及
两个接地过孔，位于所述区域内，所述两个接地过孔电耦合于所述第一接地平面及所述第二接地平面，并且所述两个接地过孔还包括在所述两个接地过孔之间延伸的多条接地迹线，所述多条接地迹线位于所述第一接地平面与所述第二接地平面之间。
6.如权利要求5所述的电路板，其中，一第三接地过孔位于邻近所述两个接地过孔的其中之一，所述多条接地迹线在所述第三接地过孔与所述两个接地过孔中的相对应一个之间延伸。
7.如权利要求6所述的电路板，其中，所述三个接地过孔成一直线。
8.如权利要求7所述的电路板，其中，所述三个接地过孔包括两个端部接地过孔及一中间接地过孔，一接地翼部从所述中间接地过孔延伸，从而所述接地翼部延伸至位于形成所述第一差分过孔对的信号过孔之间的一区域内。
9.如权利要求8所述的电路板，其中，所述接地翼部为沿一第一方向延伸的一第一接地翼部，一第二接地翼部自所述中间接地过孔沿一第二方向延伸。
CN2010800617251A 2009-11-18 2010-11-18 具有气孔的电路板 Pending CN102714917A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US26214709P 2009-11-18 2009-11-18
US61/262,147 2009-11-18
PCT/US2010/057205 WO2011063105A2 (en) 2009-11-18 2010-11-18 Circuit board with air hole

Publications (1)

Publication Number Publication Date
CN102714917A true CN102714917A (zh) 2012-10-03

Family

ID=44060335

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800617251A Pending CN102714917A (zh) 2009-11-18 2010-11-18 具有气孔的电路板

Country Status (5)

Country Link
US (1) US20130077268A1 (zh)
JP (1) JP2013511849A (zh)
CN (1) CN102714917A (zh)
TW (1) TW201127232A (zh)
WO (1) WO2011063105A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103796424A (zh) * 2014-01-06 2014-05-14 联想(北京)有限公司 一种多层电路板及其阻抗控制方法
WO2020063313A1 (zh) * 2018-09-26 2020-04-02 中兴通讯股份有限公司 电路板及信号串扰抑制方法、存储介质、电子装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5610953B2 (ja) * 2010-09-24 2014-10-22 キヤノン株式会社 プリント配線板及びプリント回路板
US9560741B2 (en) 2013-10-10 2017-01-31 Curtiss-Wright Controls, Inc. Circuit board via configurations for high frequency signaling
CN107535044B (zh) 2014-11-21 2019-12-10 安费诺公司 用于高速、高密度电连接器的配套背板
US10187972B2 (en) * 2016-03-08 2019-01-22 Amphenol Corporation Backplane footprint for high speed, high density electrical connectors
US10201074B2 (en) 2016-03-08 2019-02-05 Amphenol Corporation Backplane footprint for high speed, high density electrical connectors
US10477672B2 (en) * 2018-01-29 2019-11-12 Hewlett Packard Enterprise Development Lp Single ended vias with shared voids
TWI830739B (zh) 2018-06-11 2024-02-01 美商安芬諾股份有限公司 包含用於高速且高密度之電連接器的連接器佔位面積之印刷電路板和互連系統以及其製造方法
US10727190B2 (en) * 2018-12-27 2020-07-28 Tektronix, Inc. Compound via RF transition structure in a multilayer high-density interconnect
EP3973597A4 (en) 2019-05-20 2023-06-28 Amphenol Corporation High density, high speed electrical connector
CN115298912A (zh) 2020-01-27 2022-11-04 安费诺有限公司 具有高速安装接口的电连接器
EP4097800A4 (en) 2020-01-27 2024-02-14 Amphenol Corp ELECTRICAL CONNECTOR WITH QUICK MOUNTING INTERFACE

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020111068A1 (en) * 1997-02-07 2002-08-15 Cohen Thomas S. Printed circuit board for differential signal electrical connectors
US20050090137A1 (en) * 2003-10-28 2005-04-28 Adc Dsl Systems, Inc. Printed circuit board with void between pins
CN1799290A (zh) * 2003-06-02 2006-07-05 日本电气株式会社 印刷电路板用小型转接传输线路及其设计方法
US20060185890A1 (en) * 2005-02-22 2006-08-24 Litton Uk Limited Air void via tuning

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5956231A (en) * 1994-10-07 1999-09-21 Hitachi, Ltd. Semiconductor device having power semiconductor elements
US6417463B1 (en) * 2000-10-02 2002-07-09 Apple Computer, Inc. Depopulation of a ball grid array to allow via placement
JP2004327690A (ja) * 2003-04-24 2004-11-18 Fuji Xerox Co Ltd プリント配線基板
US20050201065A1 (en) * 2004-02-13 2005-09-15 Regnier Kent E. Preferential ground and via exit structures for printed circuit boards
JP4430976B2 (ja) * 2004-05-10 2010-03-10 富士通株式会社 配線基板及びその製造方法
JP2008205099A (ja) * 2007-02-19 2008-09-04 Nec Corp 多層配線基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020111068A1 (en) * 1997-02-07 2002-08-15 Cohen Thomas S. Printed circuit board for differential signal electrical connectors
CN1799290A (zh) * 2003-06-02 2006-07-05 日本电气株式会社 印刷电路板用小型转接传输线路及其设计方法
US20050090137A1 (en) * 2003-10-28 2005-04-28 Adc Dsl Systems, Inc. Printed circuit board with void between pins
US20060185890A1 (en) * 2005-02-22 2006-08-24 Litton Uk Limited Air void via tuning

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103796424A (zh) * 2014-01-06 2014-05-14 联想(北京)有限公司 一种多层电路板及其阻抗控制方法
CN103796424B (zh) * 2014-01-06 2017-06-27 联想(北京)有限公司 一种多层电路板及其阻抗控制方法
WO2020063313A1 (zh) * 2018-09-26 2020-04-02 中兴通讯股份有限公司 电路板及信号串扰抑制方法、存储介质、电子装置
CN110958757A (zh) * 2018-09-26 2020-04-03 中兴通讯股份有限公司 电路板及信号串扰抑制方法、存储介质、电子装置

Also Published As

Publication number Publication date
US20130077268A1 (en) 2013-03-28
TW201127232A (en) 2011-08-01
WO2011063105A3 (en) 2011-08-18
WO2011063105A2 (en) 2011-05-26
JP2013511849A (ja) 2013-04-04

Similar Documents

Publication Publication Date Title
CN102714917A (zh) 具有气孔的电路板
US9084353B2 (en) Structured circuit board and method
US10135194B2 (en) Electrical connectors and printed circuits having broadside-coupling regions
JP6267153B2 (ja) 多層回路部材とそのためのアセンブリ
CN201846527U (zh) 高数据速率连接器系统及其电路板
US7709747B2 (en) Matched-impedance surface-mount technology footprints
CN103828496B (zh) 用于传输差分信号的通孔结构
CN101673887B (zh) 改进的匹配阻抗表面贴装技术基底面
WO2012080843A2 (en) High speed edge card connector
US8748753B2 (en) Printed circuit board

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20121003