CN110958757A - 电路板及信号串扰抑制方法、存储介质、电子装置 - Google Patents

电路板及信号串扰抑制方法、存储介质、电子装置 Download PDF

Info

Publication number
CN110958757A
CN110958757A CN201811125833.5A CN201811125833A CN110958757A CN 110958757 A CN110958757 A CN 110958757A CN 201811125833 A CN201811125833 A CN 201811125833A CN 110958757 A CN110958757 A CN 110958757A
Authority
CN
China
Prior art keywords
signal
circuit board
layer
hole structure
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811125833.5A
Other languages
English (en)
Other versions
CN110958757B (zh
Inventor
尹昌刚
曹化章
王迎新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN201811125833.5A priority Critical patent/CN110958757B/zh
Priority to PCT/CN2019/104929 priority patent/WO2020063313A1/zh
Priority to EP19867831.0A priority patent/EP3787382A4/en
Publication of CN110958757A publication Critical patent/CN110958757A/zh
Priority to US17/106,069 priority patent/US20210092830A1/en
Application granted granted Critical
Publication of CN110958757B publication Critical patent/CN110958757B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09618—Via fence, i.e. one-dimensional array of vias

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明提供了一种电路板及信号串扰抑制方法、存储介质、电子装置，该电路板包括：电路板主体，电路板主体上设置有信号孔结构和地孔结构，其中，信号孔结构用于换层传输信号，地孔结构用于回流信号孔结构传输的信号；开槽结构，设置在信号孔结构和地孔结构之间，用于抑制信号孔结构的信号串扰。通过本发明，解决了过孔串扰抑制的问题，达到降低干扰信号对受害信号的串扰的效果。

Description

电路板及信号串扰抑制方法、存储介质、电子装置
技术领域
本发明涉及电学领域，具体而言，涉及一种电路板及信号串扰抑制方法、存储介质、电子装置。
背景技术
目前高速产品传输速率已经从10Gbps增加到了25Gbp，甚至56Gbps，这对于高速互连通道的信号完整性要求变得越来越严格。影响高速互连通道性能的主要因素有两个，一个是互连通道的插损，另一个就是信号间的串扰。随着信号速率的升高，同等量级的串扰会引起更大的性能恶化。所以串扰抑制是高速互连设计不可避免的一个方向。电路板上信号之间干扰较为严重且难以抑制的一个区域就是过孔，尤其是焊球阵列封装(Ball GridArray，简称为BGA)扇出过孔区域和连接器过孔区域等。
串扰的三要素是干扰源、耦合路径和受害信号。从耦合路径的角度，抑制串扰的方法包括：增加干扰源和受害信号的距离，在干扰源和受害信号之间增加隔离地过孔。
前者对于固定封装的BGA芯片来说，无法通过增加受害信号扇出过孔和干扰信号扇出过孔之间的距离来降低串扰，后者在有些高密封装情况下，由于空间限制，无法在受害信号扇出过孔和干扰信号扇出过孔之间增加隔离地过孔。随着速率进一步升高后，这两种方法的局限性就越发明显。
针对上述技术问题，相关技术尚未提出有效的解决方案。
发明内容
本发明实施例提供了一种电路板及信号串扰抑制方法、存储介质、电子装置，以至少解决相关技术中过孔串扰抑制的问题。
根据本发明的一个实施例，提供了一种电路板，包括：电路板主体，所述电路板主体上设置有信号孔结构和地孔结构，其中，所述信号孔结构用于换层传输信号，所述地孔结构用于回流所述信号孔结构传输的所述信号；开槽结构，设置在所述信号孔结构和所述地孔结构之间，用于抑制所述信号孔结构的信号串扰。
可选地，所述电路板主体包括：导体层，所述导体层包括多个导体；介质层，所述介质层包括多个介质；其中，所述导体层中包括的所述导体和所述介质层中包括的所述介质以交叉叠放的方式布置在所述电路板主体中。
可选地，所述信号孔结构包括：受害差分信号换层过孔，用于受害差分信号换层传输；干扰差分信号换层过孔，用于干扰差分信号换层传输。
可选地，所述地孔结构包括：多个地过孔。
可选地，所述开槽结构，设置在所述信号孔结构和所述地孔结构之间，其中：所述开槽结构包括多个槽体，所述多个槽体分别设置在所述受害差分信号换层过孔和所述地过孔之间、所述干扰差分信号换层过孔和所述地过孔之间。
可选地，所述开槽结构中填充有高介电常数介质，其中，所述高介电常数介质包括介电常数高于所述电路板主体的介电常数的介质。
可选地，包括以下之一：所述开槽结构从所述导体层的顶层延伸至所述导体层的底层；所述开槽结构从所述导体层的顶层延伸至所述导体层的底层之间的任意位置。
根据本发明的另一个实施例，还提供一种信号串扰抑制方法，包括：利用在设置在信号孔结构和地孔结构之间的开槽结构抑制所述信号孔结构的信号串扰；其中，所述信号孔结构和地孔结构设置在电路板中，所述信号孔结构用于换层传输信号，所述地孔结构用于回流所述信号孔结构传输的所述信号。
根据本发明的又一个实施例，还提供了一种存储介质，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行上述任一项方法实施例中的步骤。
根据本发明的又一个实施例，还提供了一种电子装置，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行上述任一项方法实施例中的步骤。
通过本发明，由于在信号孔结构和地孔结构之间设置了开槽结构，即时在固定封装的BGA芯片中和高速高密单板中，也可以降低串扰。因此，可以解决过孔串扰抑制的问题，达到降低干扰信号对受害信号的串扰的效果。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1是本实施例中电路板的结构示意图；
图2是根据本发明实施例的电路板的优选结构框图；
图3是根据本发明实施例的电路板的剖面图(一)；
图4是根据本发明实施例的电路板的剖面图(二)；
图5是根据本发明实施例的电路板的剖面图(三)；
图6是根据本发明实施例的电路板的剖面图(四)；
图7是根据本发明实施例的效果图；
图8是根据本发明实施例的信号串扰抑制方法的流程图。
具体实施方式
下文中将参考附图并结合实施例来详细说明本发明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
本实施例提供一种电路板，包括：电路板主体，电路板主体上设置有信号孔结构和地孔结构，其中，信号孔结构用于换层传输信号，地孔结构用于回流信号孔结构传输的信号；
开槽结构，设置在信号孔结构和地孔结构之间，用于抑制信号孔结构的信号串扰。
在本实施例中，上述中的电路板可以是印制电路板(Printed Circuit Board，简称为PCB)；上述中的电路板主体是多层的。图1是本实施例中电路板的结构示意图，如图1所示，电路板主要由导体层和介质层组成，导体层包括多个导体(601-608)；介质层包括多个介质(701-709)；导体层中包括的导体和介质层中包括的介质以交叉叠放的方式布置在电路板主体中。
可选地，如图1所示，信号孔结构主要包括受害差分信号换层过孔(101和102)，用于受害差分信号换层传输；干扰差分信号换层过孔(201和202)，用于干扰差分信号换层传输。地孔结构包括多个地过孔(301-304)。
可选地。开槽结构包括多个槽体(401-404)，多个槽体分别设置在受害差分信号换层过孔和地过孔之间、干扰差分信号换层过孔和地过孔之间。即在101和301之间形成开槽结构401，在102和302之间形成开槽结构402，在201和303之间形成开槽结构403，在202和304之间形成开槽结构404。
可选地，开槽结构中填充有高介电常数介质，其中，高介电常数介质包括介电常数高于电路板主体的介电常数的介质。降低干扰信号对受害信号的串扰，降低了加工难度和可靠性。
可选的，开槽结构从导体层的顶层延伸至导体层的底层；开槽结构从导体层的顶层延伸至导体层的底层之间的任意位置。例如：在101和301之间形成顶层TOP至605的开槽结构401，在102和302之间形成底层BOTTOM至606开槽结构402，在201和303之间形成TOP层至605的开槽结构403，在202和304之间形成BOTTOM层至606开槽结构404。
下面结合具体实施例对本发明进行详细说明：
串扰的三要素是干扰源、耦合路径和受害信号。从耦合路径的角度，抑制串扰的方法包括：增加干扰源和受害信号的距离，在干扰源和受害信号之间增加隔离地过孔。
前者对于固定封装的BGA芯片来说，无法通过增加受害信号扇出过孔和干扰信号扇出过孔之间的距离来降低串扰，后者在有些高密封装情况下，由于空间限制，无法在受害信号扇出过孔和干扰信号扇出过孔之间增加隔离地过孔。随着速率进一步升高后，这两种方法的局限性就越发明显。
为了解决上述问题，本实施例提出一种PCB过孔串扰抑制装置：在PCB上受害信号过孔与地过孔之间以及干扰信号过孔与地过孔之间进行开槽设计，开槽后填充高介电常数介质，所谓高介电常数介质是指介电常数高于PCB板板材介电常数的介质，由于信号孔与地孔之间的单位长度互容增加，信号和地之间从电磁场的角度耦合更紧密，从而大幅改善回流，减少干扰信号过孔与受害信号过孔之间的能量耦合而最终降低串扰。
本实施例主要采用以下技术方案：
串扰从干扰源和受害源的位置关系上可以分为近端串扰和远端串扰。近端串扰系数和远端串扰系数如公式1和公式2所示：
Figure BDA0001812371200000051
其中，NEXT为近端串扰系数，CmL为单位长度互容，CL为信号路径上的单位长度电容，LmL为单位长度互感，LL为信号路径上的单位长度电感。
Figure BDA0001812371200000052
其中，FEXT为远端串扰系数，Len为两条信号通道之间的耦合长度，RT为信号上升时间，v为信号在传输线上传输速度，CmL为单位长度互容，CL为信号路径上的单位长度电容，LmL为单位长度互感，LL为信号路径上的单位长度电感。
从公式1和公式2可以看到，无论是近端串扰还是远端串扰都与单位长度互容CmL成正比关系，单位长度互容越大，近端串扰和远端串扰就越大。
单位长度互容与介质的介电常数成正比，介电常数越小，单位长度互容就越小。
本实施例根据上述原理采用如下技术来改善信号间串扰：在PCB上受害信号过孔与地过孔之间以及干扰信号过孔与地过孔之间进行开槽设计，开槽后填充高介电常数介质，所谓高介电常数介质是指介电常数高于PCB板板材介电常数的介质，由于信号孔与地孔之间的单位长度互容增加，信号和地之间从电磁场的角度耦合更紧密，从而大幅改善回流，减少干扰信号过孔与受害信号过孔之间的能量耦合而最终降低串扰。
具体包括以下内容：
高速差分信号在PCB板上通常都需要采用差分过孔进行换层，而差分过孔之间串扰可以通过本发明进行抑制，以图1的10层电路板为例，电路板主体为601～608的导体和701～709的介质，301～304为地过孔。采用以下步骤进行差分过孔串扰抑制：
S101：确定101和102为受害差分信号换层过孔；
S102：确定201和202为干扰差分信号换层过孔；
S103：在101和301之间形成开槽结构401，在102和302之间形成开槽结构402，在201和303之间形成开槽结构403，在202和304之间形成开槽结构404；
S104：在开槽结构401～404内部填充高介电常数介质501～504，如图2、图3和图4(图3、图4为剖视图)所示。
采用上述实施方式后受害差分信号过孔101、102和干扰差分信号换层过孔201、202之间能量耦合明显减小，如图7所示，虚线为改善前近端串扰随频率变化曲线，实线为改善后近端串扰随频率变化曲线，可以看到改善后近端串扰在高频侧明显降低。
此外，高速信号差分过孔之间串扰采用图4和图5所示设计进行抑制：包括以下步骤：
S201：确定101和102为受害差分信号换层过孔；
S202：确定201和202为干扰差分信号换层过孔；
S203：在101和301之间形成TOP层至605的开槽结构401，在102和302之间形成BOTTOM层至606开槽结构402，在201和303之间形成TOP层至605的开槽结构403，在202和304之间形成BOTTOM层至606开槽结构404，反之亦然，如图5和图6所示；
S204：在开槽结构401～404内部填充高介电常数介质501～504。
采用上述实施方式后受害差分信号过孔101、102和地过孔之间以及干扰差分信号换层过孔201、202和地过孔之间介电常数增加，增强了信号孔的回流，从而使受害、干扰信号孔之间的能量耦合明显减小，串扰将得到有效改善。
综上所述，上述中的方案有利于改善干扰信号和受害信号在位置固定情况下的串扰。通常降低串扰的手段是拉大干扰信号和受害信号之间的距离，但是对于固定封装芯片，例如BGA芯片来说，受害信号扇出过孔和干扰信号扇出过孔之间的距离是一定的，无法通过拉大两者之间的距离来降低串扰，而本发明不用拉大两者的距离即可实现串扰的降低；有利于改善高速高密单板串扰。降低PCB上过孔之间串扰的一个有效方法是在过孔之间增加地隔离过孔，但是对于高速高密单板来说，很多情况下干扰信号和受害信号间距较小，无法用地过孔进行隔离，否则会出现短路等严重质量问题。而本发明可以通过开槽并填充高介电常数介质的方式，降低干扰信号对受害信号的串扰，降低了加工难度和可靠性。
在本实施例中还提供了一种信号串扰抑制方法，图8是根据本发明实施例的信号串扰抑制方法的流程图，如图8所示，该流程包括如下步骤：
步骤S202，利用在设置在信号孔结构和地孔结构之间的开槽结构抑制信号孔结构的信号串扰；
其中，信号孔结构和地孔结构设置在电路板中，信号孔结构用于换层传输信号，地孔结构用于回流信号孔结构传输的信号。
通过上述步骤，由于在信号孔结构和地孔结构之间设置了开槽结构，即时在固定封装的BGA芯片中和高速高密单板中，也可以降低串扰。因此，可以解决过孔串扰抑制的问题，达到降低干扰信号对受害信号的串扰的效果。
可选地，上述步骤的执行主体可以为终端等，但不限于此。
可选地，电路板主体包括：导体层，导体层包括多个导体；介质层，介质层包括多个介质；其中，导体层中包括的导体和介质层中包括的介质以交叉叠放的方式布置在电路板主体中。
可选地，信号孔结构包括：受害差分信号换层过孔，用于受害差分信号换层传输；干扰差分信号换层过孔，用于干扰差分信号换层传输。
可选地，地孔结构包括：多个地过孔。
可选地，开槽结构，设置在信号孔结构和地孔结构之间，其中：开槽结构包括多个槽体，多个槽体分别设置在受害差分信号换层过孔和地过孔之间、干扰差分信号换层过孔和地过孔之间。
可选地，开槽结构中填充有高介电常数介质，其中，高介电常数介质包括介电常数高于电路板主体的介电常数的介质。
可选地，包括以下之一：开槽结构从导体层的顶层延伸至导体层的底层；开槽结构从导体层的顶层延伸至导体层的底层之间的任意位置。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到根据上述实施例的方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端设备(可以是手机，计算机，服务器，或者网络设备等)执行本发明各个实施例所述的方法。
本发明的实施例还提供了一种存储介质，该存储介质中存储有计算机程序，其中，该计算机程序被设置为运行时执行上述任一项方法实施例中的步骤。
可选地，在本实施例中，上述存储介质可以被设置为存储用于执行以上各步骤的计算机程序。
可选地，在本实施例中，上述存储介质可以包括但不限于：U盘、只读存储器(Read-Only Memory，简称为ROM)、随机存取存储器(Random Access Memory，简称为RAM)、移动硬盘、磁碟或者光盘等各种可以存储计算机程序的介质。
本发明的实施例还提供了一种电子装置，包括存储器和处理器，该存储器中存储有计算机程序，该处理器被设置为运行计算机程序以执行上述任一项方法实施例中的步骤。
可选地，上述电子装置还可以包括传输设备以及输入输出设备，其中，该传输设备和上述处理器连接，该输入输出设备和上述处理器连接。
可选地，在本实施例中，上述处理器可以被设置为通过计算机程序执行以上各步骤。
可选地，本实施例中的具体示例可以参考上述实施例及可选实施方式中所描述的示例，本实施例在此不再赘述。
显然，本领域的技术人员应该明白，上述的本发明的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，并且在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件结合。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种电路板，其特征在于，包括：
电路板主体，所述电路板主体上设置有信号孔结构和地孔结构，其中，所述信号孔结构用于换层传输信号，所述地孔结构用于回流所述信号孔结构传输的所述信号；
开槽结构，设置在所述信号孔结构和所述地孔结构之间，用于抑制所述信号孔结构的信号串扰。
2.根据权利要求1所述的电路板，其特征在于，所述电路板主体包括：
导体层，所述导体层包括多个导体；
介质层，所述介质层包括多个介质；
其中，所述导体层中包括的所述导体和所述介质层中包括的所述介质以交叉叠放的方式布置在所述电路板主体中。
3.根据权利要求1所述的电路板，其特征在于，所述信号孔结构包括：
受害差分信号换层过孔，用于受害差分信号换层传输；
干扰差分信号换层过孔，用于干扰差分信号换层传输。
4.根据权利要求3所述的电路板，其特征在于，所述地孔结构包括：
多个地过孔。
5.根据权利要求4所述的电路板，其特征在于，所述开槽结构，设置在所述信号孔结构和所述地孔结构之间，其中：
所述开槽结构包括多个槽体，所述多个槽体分别设置在所述受害差分信号换层过孔和所述地过孔之间、所述干扰差分信号换层过孔和所述地过孔之间。
6.根据权利要求1所述的电路板，其特征在于，所述开槽结构中填充有高介电常数介质，其中，所述高介电常数介质包括介电常数高于所述电路板主体的介电常数的介质。
7.根据权利要求2所述的电路板，其特征在于，包括以下之一：
所述开槽结构从所述导体层的顶层延伸至所述导体层的底层；
所述开槽结构从所述导体层的顶层延伸至所述导体层的底层之间的任意位置。
8.一种信号串扰抑制方法，其特征在于，包括：
利用在设置在信号孔结构和地孔结构之间的开槽结构抑制所述信号孔结构的信号串扰；
其中，所述信号孔结构和地孔结构设置在电路板中，所述信号孔结构用于换层传输信号，所述地孔结构用于回流所述信号孔结构传输的所述信号。
9.一种存储介质，其特征在于，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行所述权利要求1至7任一项中所述的方法。
10.一种电子装置，包括存储器和处理器，其特征在于，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行所述权利要求1至7任一项中所述的方法。
CN201811125833.5A 2018-09-26 2018-09-26 电路板及信号串扰抑制方法、存储介质、电子装置 Active CN110958757B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201811125833.5A CN110958757B (zh) 2018-09-26 2018-09-26 电路板及信号串扰抑制方法、存储介质、电子装置
PCT/CN2019/104929 WO2020063313A1 (zh) 2018-09-26 2019-09-09 电路板及信号串扰抑制方法、存储介质、电子装置
EP19867831.0A EP3787382A4 (en) 2018-09-26 2019-09-09 CIRCUIT BOARD, SIGNAL CROSS-COVERING METHOD, STORAGE MEDIUM AND ELECTRONIC DEVICE
US17/106,069 US20210092830A1 (en) 2018-09-26 2020-11-27 Circuit board, signal crosstalk suppression method, storage medium, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811125833.5A CN110958757B (zh) 2018-09-26 2018-09-26 电路板及信号串扰抑制方法、存储介质、电子装置

Publications (2)

Publication Number Publication Date
CN110958757A true CN110958757A (zh) 2020-04-03
CN110958757B CN110958757B (zh) 2023-01-20

Family

ID=69949983

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811125833.5A Active CN110958757B (zh) 2018-09-26 2018-09-26 电路板及信号串扰抑制方法、存储介质、电子装置

Country Status (4)

Country Link
US (1) US20210092830A1 (zh)
EP (1) EP3787382A4 (zh)
CN (1) CN110958757B (zh)
WO (1) WO2020063313A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115279038B (zh) * 2022-09-26 2022-12-27 深圳国人无线通信有限公司 一种适用于高速信号传输的布线方法和pcb板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008084907A (ja) * 2006-09-26 2008-04-10 Nitto Denko Corp 配線回路基板
JP2011086642A (ja) * 2009-10-13 2011-04-28 Aica Kogyo Co Ltd プリント基板
CN102714917A (zh) * 2009-11-18 2012-10-03 莫列斯公司 具有气孔的电路板
US20130199834A1 (en) * 2010-06-29 2013-08-08 Fci Structured circuit board and method
US20170181270A1 (en) * 2013-10-10 2017-06-22 Curtiss-Wright Controls, Inc. Circuit board via configurations for high frequency signaling
US20170243677A1 (en) * 2015-12-18 2017-08-24 Portwell Inc. Flexible flat cable structure capable of improving crosstalk interference

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2886982Y (zh) * 2006-04-26 2007-04-04 华为技术有限公司 印刷电路板
US7781889B2 (en) * 2006-06-29 2010-08-24 Intel Corporation Shielded via
TW201448679A (zh) * 2013-06-05 2014-12-16 Hon Hai Prec Ind Co Ltd 印刷電路板
US10032710B2 (en) * 2015-07-23 2018-07-24 Nvidia Corporation Via pattern to reduce crosstalk between differential signal pairs
CN108076580B (zh) * 2016-11-15 2021-01-22 中兴通讯股份有限公司 一种隔离信号过孔间串扰的方法及装置
CN107995776A (zh) * 2017-12-14 2018-05-04 武汉电信器件有限公司 一种用于屏蔽串扰的电路板及串扰消除方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008084907A (ja) * 2006-09-26 2008-04-10 Nitto Denko Corp 配線回路基板
JP2011086642A (ja) * 2009-10-13 2011-04-28 Aica Kogyo Co Ltd プリント基板
CN102714917A (zh) * 2009-11-18 2012-10-03 莫列斯公司 具有气孔的电路板
US20130199834A1 (en) * 2010-06-29 2013-08-08 Fci Structured circuit board and method
US20170181270A1 (en) * 2013-10-10 2017-06-22 Curtiss-Wright Controls, Inc. Circuit board via configurations for high frequency signaling
US20170243677A1 (en) * 2015-12-18 2017-08-24 Portwell Inc. Flexible flat cable structure capable of improving crosstalk interference

Also Published As

Publication number Publication date
EP3787382A4 (en) 2021-07-07
WO2020063313A1 (zh) 2020-04-02
CN110958757B (zh) 2023-01-20
EP3787382A1 (en) 2021-03-03
US20210092830A1 (en) 2021-03-25

Similar Documents

Publication Publication Date Title
US8357013B2 (en) Reducing far-end crosstalk in electrical connectors
US7985103B2 (en) Communication connector with improved crosstalk communication
US9570855B2 (en) Patch cord having a plug with contacts having a curved segment extending forwardly of a front edge of a printed circuit board
US9433081B1 (en) Differential signal crosstalk minimization for dual stripline
US9577394B2 (en) RJ-45 communications plug having a printed circuit board within a housing and a lossy dielectric material inbetween
US9819124B2 (en) Low crosstalk printed circuit board based communications plugs and patch cords including such plugs
EP3036802B1 (en) Communication connector
US10178762B2 (en) Device and method for transmitting differential data signals
KR20130143056A (ko) 개선된 크로스토크를 갖는 통신 플러그
US9356396B2 (en) Communication connector with crosstalk compensation
US20140273638A1 (en) Communication connectors having crosstalk compensation networks
EP2739125A1 (en) Electrical connection interface for connecting electrical leads for high speed data transmission
CN110958757B (zh) 电路板及信号串扰抑制方法、存储介质、电子装置
US20090027867A1 (en) High-speed signal transmission apparatus
US9640914B2 (en) Connectors and systems having improved crosstalk performance
Gan et al. Crosstalk Mitigation for Enabling DDR4 3.2 Gbps External Memory Interface in FPGA with Optimized Package-Board Co-Design
KR20200109028A (ko) 인쇄 회로 기판을 포함하는 반도체 모듈

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant