CN104996001B - 用于连接用于高速数据传输的电引线的电连接接口 - Google Patents
用于连接用于高速数据传输的电引线的电连接接口 Download PDFInfo
- Publication number
- CN104996001B CN104996001B CN201380067511.9A CN201380067511A CN104996001B CN 104996001 B CN104996001 B CN 104996001B CN 201380067511 A CN201380067511 A CN 201380067511A CN 104996001 B CN104996001 B CN 104996001B
- Authority
- CN
- China
- Prior art keywords
- electrical connection
- connection interface
- ground plane
- guide wire
- plane layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0224—Patterned shielding planes, ground planes or power planes
- H05K1/0225—Single or multiple openings in a shielding, ground or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0277—Bendability or stretchability details
- H05K1/028—Bending or folding regions of flexible printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09827—Tapered, e.g. tapered hole, via or groove
Abstract
本发明涉及一种用于连接电引线用于高速数据传输的电连接接口,包括承载至少一个第一电传导引线(102,102’)和至少一个第一接地平面层(106,106’)的第一基板,所述电传导引线具有被连接到至少一个第二电传导引线(104,104’)的接口区域。第二基板承载至少一个第二电传导引线和至少一个第二接地平面层(108,108’),所述电传导引线具有被连接到至少一个第一电传导引线的接口区域。该电传导引线被布置在基板的相邻表面上。该接地平面层(106,106’,108,108’)与相应的传导引线电绝缘,且被布置为彼此至少部分地重叠。
Description
技术领域
本发明涉及一种用于连接用于高速数据传输的电引线的电连接接口。本发明特别地专注于板到板的互连。
背景技术
由于近来开发的具有例如25Gbps的数据传输速率的通讯系统中的高数据速率,信号完整性,比如信号线之间的串扰的减少,变为主要关注点。
理想地,互连系统将在没有失真的情况下输送信号。失真的一种类型被称为串扰。当一个信号在其他信号线上产生不期望的信号时串扰发生。通常地,串扰由在信号线之间的电磁耦合引起。因此,串扰是高速度、高密度互连系统的专有的问题。当信号线被靠近到一起或当它们输送的信号具有较高的频率时电磁耦合增大。这些条件都存在于高速度、高密度互连系统。连接器中的不连续常常使任意串扰问题加剧。已知的是插入屏蔽件到连接系统中的连接器内以便减少串扰的影响。
此外,已知使用差分信号用于传输信息。一个差分信号在两个导体上被输送,其中该信号被表示为在导体之间的电水平的差异。差分信号比单端信号对于串扰更具抵抗力,因为施加到导体上的任何寄生信号将通常改变两个导体的水平,但不改变水平之间的差异。
因此,传统的高速度传输组件使用电路板作为基板,以连接到具有一对用于输送每个差分信号的电线的另一电路板。第一印刷电路板在其至少一个表面上具有迹线和垫,其中特定接触垫要通过焊接至位于第二印刷电路板上的配合垫而被接触。该迹线跨相应的第一和第二印刷电路板传输电信号。
从第一印刷电路板到第二印刷电路板的传输当然同样地需要能够处理高数据速率。而且,由于互连的小形状因数,邻近的或甚至更远的线对之间的串扰是重要的参数。接地平面层常被用于屏蔽导线抵抗信号失真。
然而,在两个印刷电路板被焊接的电连接接口处,由于信号反射,阻抗补偿必须被使用以避免信号失真。因此,传统的电连接接口在迹线的传导垫被焊接到彼此的特定区域处无需内部接地层。在第一和第二印刷电路板的接地平面层之间的电连接是通过提供地对地互连引线实现的,该地对地互连引线越过接地平面自由间隙延伸。这个板对板互连件的尺寸可相当显著,典型地为1200μm每个差分信号对,考虑到当前的回流焊接技术允许在焊珠之间最小200μm的间距且限制焊珠宽度到200μm。
然而,由此,降低信号完整性的信号线之间的串扰和其他效果不再被充分有效地消除。
发明内容
因此本发明的目的为针对信号完整性和串扰减少改进高速板对板连接接口,同时保持小形状因数和成本有效的构造。这个目的通过独立权利要求的主题而解决。有利地,本发明的连接接口元件的有利改进是从属权利要求的主题。
本发明是基于以下发现,通过布置以彼此至少部分地重叠的方式互连的、两个电路板的接地平面层,特别地,在电连接接口的区域中,差分信号通过短条线的顺利传输可被实现。互连性能可被改善,且通过允许减少地对地互连件的数量,总的互连尺寸也可被减小。
特别地,根据本发明用于连接用于高速数据传输的电引线的电连接接口包括第一基板,该第一基板承载至少一个第一电传导引线,该第一电传导引线具有被连接到至少一个第二电传导引线的接口区域。该第一基板还包括至少一个第一接地平面层。第二基板承载至少一个第二电传导引线和至少一个第二接地平面层。
该第一和第二电传导引线分别被布置在第一和第二基板的相邻表面上。该至少一个第一接地平面层被布置为与至少一个第一传导层电绝缘,且第二接地平面层与至少一个第二传导引线电绝缘。该第一和第二接地平面层被布置为彼此至少部分地重叠。
在将所谓的E/O引擎(电-光引擎)电路连接至另一电路载体的情况下,发明人认识到,对于印刷电路板与这样的E/O引擎电路载体之间的重叠,仅仅非常特定的值在所有决定性特性上都获得令人满意的结果。特别是,信号完整性性能上,即差分模和共模回波损耗以及串扰和模式转换以及串扰和模式转换,必须是充分地高的。另一方面,对于E/O引擎,特别是对于IC和光电部件以及必需的导热材料,应该留有足够的空间。可以发现,范围在0.5和0.8mm之间的重叠距离产生最佳结果。
根据有利实施例,第一和第二接地平面层中的至少一个被提供有至少一个空隙。通过在与两个基板上的第一和第二电传导引线之间的过渡接口相邻的区域中提供这样的空隙,且从而仅仅在其周边区域留下接地层的窄条,串扰随模式转换水平减少。同时,在接口处的差分阻抗仅仅受微不足道的影响,以致两个电路板之间的过渡的电性能被保持。
特别地,在沿传导引线的方向上测量,在至少一个印刷电路板的边缘处的接地条具有比接口区域的尺寸的百分之十更小的尺寸。这个确保对第一和第二引线之间的阻抗匹配的特别小的影响。
此外,当提供多个电引线且因此提供多个空隙时,间隙可通过接地腹板从彼此分离开。为了进一步地改进共模阻抗和模式变换,形成另外的接地腹板的另一条传导线可被引入间隙中,覆盖一对连接信号线,以便一对电引线的单独的引线从彼此分离开。
通过设计这个分离的接地腹板以使之具有与传导引线的该区域相邻的锥形区域,其中传导引线的该区域具有比其垫部的区域中更小的宽度,自感系数可被减小。另一方面,当然电引线还可被布置在每对传导引线的公共空隙的附近中。
本发明可有利地被用于互连所有类型的电路承载件,比如印刷电路板(PCB),柔性印刷电路(FPC),陶瓷电路承载件或任何其他适当的基板。要被连接的第一和第二基板可为相同类型或不同类型。接地平面层可由在这些电路承载件的表面中或表面上的结构化的铜层形成。
根据本发明,该第一和第二接地平面层通过被布置在重叠区域中的至少一个接触点电连接到彼此。这意味着在第三尺度上的直接接触被执行,且不需要提供延伸入信号引线的区域的额外引线。该至少一个接触点可定位为与接口区域相邻或远离接口区域。具体位置的选择可通过由于尺寸和信号完整性赋予的限制来引导。例如,在共模阻抗,模式变换和串扰是非常关键的系统中,接触点可以定位在信号引线的接触垫之间,使得所谓GSSG构造被形成,意味着每对信号线通过接地接触点从相邻一个分离开。然而,为了符合更多的严格尺寸限制条件,GSSSSG配置也可被提供。
附图说明
附图并入说明书且形成说明书的一部分,以示出本发明的几个实施例。这些图与描述一起,用来解释本发明的原理。附图仅仅用于图解本发明如何制造和使用的优选和替代的实施例的目的,且不限制本发明到示出和描述的实施例。此外,实施例的几个方面可各自或以不同的组合,形成根据本发明的方案。其他特征和优点将从下面的本发明的如示出在附图中的各个实施例的更具体描述而变得明显,在附图中相同的参考标号指示相同的部件。
图1示出了根据本发明的第一实施例的电连接接口的一部分的透视图;
图2示出了根据本发明的第二实施例的电连接接口的一部分的透视图;
图3示出了根据本发明的第三实施例的电连接接口的一部分的透视图;
图4示出了从第一信号引线的一侧观察的图1的实施例在额定阻抗90Ω处的差模阻抗轮廓,其中具有15ps的20%至80%上升时间;
图5示出了与图4中的阻抗轮廓相对应的回波损耗;
图6示出了从第一信号引线的一侧观察的图1的实施例在额定阻抗22.5Ω处的共模阻抗轮廓,其中具有15ps的20%至80%上升时间;
图7示出了与图6中的阻抗轮廓相对应的回波损耗;
图8示出了图1的实施例的近端串扰和远端串扰;
图9示出了图1中所示的互连的模式转换;
图10示出了从第一信号引线的一侧观察的图3所示的实施例在额定阻抗90Ω处的差模阻抗轮廓,其中具有15ps的20%至80%上升时间;
图11示出了与图10中的阻抗轮廓相对应的回波损耗;
图12示出了从第一信号引线的一侧观察的图3的实施例在额定阻抗22.5Ω处的共模阻抗轮廓,其中具有15ps的20%至80%上升时间;
图13示出了与图12中的阻抗轮廓相对应的回波损耗;
图14示出了图3中所示的互连的近端和远端串扰;
图15示出了图3中所示的互连的模式转换;
图16示出了根据另一有利实施例的电连接接口的俯视图;
图17示出了从FPC侧观察的图16的实施例在额定阻抗90Ω和15ps的20%至80%上升时间的情况下的差模阻抗轮廓;
图18示出了与图17中的阻抗轮廓相对应的回波损耗;
图19示出了从FPC侧观察的图16的实施例在额定阻抗22.5Ω和15ps的20%至80%上升时间的情况下的共模阻抗轮廓;
图20示出了与图19中的阻抗轮廓相对应的回波损耗;
图21示出了图16中所示的互连的近端和远端串扰;
图22示出了根据图16中所示的实施例的互连的模式转换;
图23是GSSSG配置下的E/O引擎芯片的布局图;
图24是图23的示意性细节图;
图25是具有GSSG配置的另一E/O引擎芯片的布局图。
具体实施方式
现在参考图1,根据本发明的电连接接口100的第一有利实施例被示出。
图1中仅仅金属部分,也就是信号引线和接地平面层,被示出以便解释本发明的要旨。然而,当然,存在绝缘层,且此外,示出的金属层不是必须为仅有的电传导层。例如,每个印刷电路板可包含嵌入的有源和无源元件,且此外多于两个电路板也可被堆叠,并通过多于一个电连接接口100互连。
根据本发明的基础实施例(如图1中所示),电连接接口100被用于连接两个印刷电路板(PCB)。第一基板(没有示出在图中)承载两对第一电传导引线。在第二PCB的基板(未示出在图中)上,第二电传导引线104被提供。引线的所示数量自然仅仅意图给出特定示例。电传导引线的任何其他期望的数量自然地是可能的。
如图1中所示,在第一PCB上,布置有第一接地平面层106。在相对的第二PCB上,提供有第二接地平面层108。这些接地平面层的每个位于印刷电路板内或位于与相应的电传导引线102、104被布置的表面相反的表面上。
根据本发明,接地平面层106、108在电连接接口100的区域中重叠,如距离d所示。当假设焊珠尺寸为500μm x 200μm x 80μm时,该距离d可具有约1mm的尺寸。每个第一电传导引线102通过焊珠110连接到相应的第二电传导引线104。然而,当根据本发明提供两个接地平面层106,108的重叠时,自然其他电传导连接技术,比如压配合销,也可被用于连接信号引线。为了建立焊接连接,第一和第二电传导引线102、104每个在接口区域中具有焊接垫结构。
在所示的实施例中,邻近于每个差分对的焊接垫,空隙112被提供在第一接地平面层106中。这些空隙有时也被称为反垫,有利地被提供以便调整传输线的差分阻抗轮廓。在图1中,仅仅两对第一和第二电传导引线102、104被示出。然而,自然地可存在更多的并联引线。在图1中,第一接地平面层106和第二接地平面层108之间的电连接由连接点114示意性地表示。可例如每四个信号垫差分对在第一和第二接地平面层之间提供牢固的接地互连。焊珠110可具有500μm x 200μm x 80μm的尺寸。
此外,每对第一电传导引线102的两个引线可相距200μm,而相邻对可相距例如350μm。该第一和第二电传导引线102、104可分别具有例如11mm和3mm的总长度。
如图1中所示,每个空隙112通过被提供在第二接地平面层108中的接地腹板116与邻近的一个分离开。此外,串扰抑制条118被形成在第二接地平面层108的边缘(margin)处。通过使用这个特殊的设计,双重效果可被实现:第一,第二接地平面层108的一部分仍然存在于互连区域中,提供了与ESD屏蔽件相同的效果。另一方面,为了实现必要的阻抗匹配且因此避免信号反射,切口存在于第一和第二电引线102和104被连接到彼此的区域中。因此,串扰分量可被阻挡同时仍然保持不变的(或仅仅少量的不同的)差分阻抗。
在图1中,仅仅第二接地平面层108被提供有空隙112。然而,自然附加地或替代地这样的空隙还可被提供在第一接地平面层106中。
图2示出了根据本发明的电连接接口100的第二有利实施例。依照这个实施例,第二接地平面层108被改进之处在于,图1的每个空隙112通过附加的接地腹板120被分为两个空隙112a和112b。通过将这样的传导线的短条引入两个信号垫之间的空隙112的中间,共模阻抗和模式转换的进一步改善可被实现。特别地,该附加的接地腹板120在迹线104的区域中被加宽,在该区域它们离开并分叉到焊接垫。这样的渐缩形区域122减小了自感系数且因此改善了信号完整性。
在图2的布置中,第一接地平面层106和第二接地平面层108之间的连接可以GSSSSG配置或GSSG配置被执行。两个接地平面层之间具有较少的连接点114的第一配置在必要空间方面具有优势,然而提供更多连接点在共模阻抗、模式转换和串扰非常关键的情况下是有利的。
特别地,图3示出了更鲁棒的GSSG配置,其中连接点114被提供在每第二个差分对的信号垫之间。
图4至图9示出了根据图1的配置的实际性能。特别地,图4示出了从第一电传导引线102的一侧观察的在额定阻抗90Ω处在15ps的20%至80%上升时间情况下的差模阻抗轮廓。与图4中的阻抗轮廓相对应的回波损耗被示出在图5中。
回波损耗是类似于时域阻抗轮廓的频域参数。回波损耗(RL)被定义为由在传输路径中的阻抗不匹配导致的向回朝向源反射的信号能量的量。
进一步地,图6示出了从第一信号引线的一侧观察的图1的实施例在额定阻抗22.5Ω处的共模阻抗轮廓,其中具有15ps的20%至80%上升时间。图7示出了与图6中的阻抗轮廓相对应的回波损耗。
正如上述已经提到的,当选择用于高速应用的互连时,串扰常常为要考虑的关键参数。串扰可被定义为由相邻信号线的不期望耦合引起的噪音。它在两个信号通过在输送信号的导体之间的电感和电容耦合而在彼此部分地叠加时发生。串扰可导致所需信号的失真和退化。在高速系统中存在两种重要的串扰类型,近端串扰(NEXT)和远端串扰(FEXT)。NEXT是在信号垫的传输端部处的串扰水平的测量值,而FEXT是在信号块的接收端处的串扰的测量值。
图8示出了图1中的实施例的近端串扰和远端串扰,图9示出了图1中示出的互连的模式转换。在这些图中,MS1和MS2分别表示第一和第二电传导引线。对于图1中的实施例,插入损耗对串扰比率在14GHz处约为47dB并且在35GHz处约为30dB。作为对本领域技术人员已知的,30dB的值对应于典型的收发器动态范围。
根据图3的布置的性能被示出在图10至15的测量曲线中。特别地,图10示出了从第一信号引线的一侧观察的图3中示出的实施例在额定阻抗90Ω处的差模阻抗轮廓,其中具有15ps的20%至80%上升时间,且图11示出了与图10中的阻抗轮廓相对应的回波损耗。
进一步地,图12示出了从第一信号引线的一侧观察的图3的实施例在额定阻抗22.5Ω处的共模阻抗轮廓,其中具有15ps的20%至80%上升时间,且图13示出了与图12中的阻抗轮廓相对应的回波损耗。
图14示出了图3中示出的互连的近端串扰和远端串扰,图15示出了图3中示出的互连的模式转换。对于根据图3的布置,插入损耗对串扰比率在14GHz处约为47dB并且对于超过40GHz的频率约为30dB。
图16示出了本发明的另一有利实施例的俯视图。
再次地,第一印刷电路板被连接到第二基板,然而,该第二基板与图1至3的在先实施例不同,其由柔性印刷电路件(FPC)形成。
在图16中,仅仅金属部分被示出,特别地,示出了第一接地平面层106’和第二接地平面层108’,还有相应的第一和第二电传导引线102’和104’。相似于图1至3中所示的实施例,空隙112’被提供在第二接地平面层108’中用于执行优化的阻抗匹配。然而,与先前的实施例进行对比,在第一和第二接地平面层(106’,108’)之间的连接点114’没有被布置为与空隙紧邻,而是布置在由突出指状物124形成的遥远位置中。这个设计还意味着大得多的重叠距离d’。
这个特定实施例的优势可主要地在于窄得多的设计可被实现。此外,承载第二接地平面层108’的FPC的机械稳定性从而被加强。根据图16的设计可有利地被用于FPC到PCB互连,其能够连接传输数据速率为25Gbps的12条信道且仍然具有满意的信号完整性。
根据图16中的布置的实际性能被示出在图17至23的测量曲线中。特别地,图17示出了从FPC侧观察的图16中所示的实施例在额定阻抗90Ω处的差模阻抗轮廓,其中具有15ps的20%至80%上升时间,且图18示出了与图17中的阻抗轮廓相对应的回波损耗。
图19示出了从FPC侧观察的图16中所示的实施例在额定阻抗22.5Ω处的共模阻抗轮廓,其中具有15ps的20%至80%上升时间,且图20示出了与图19中的阻抗轮廓相对应的回波损耗。
图21示出了图16中的示出的互连的近端串扰和远端串扰,图22示出了根据图16中示出的实施例的互连的模式转换。对于根据图16中的实施例,插入损耗对串扰比率在14GHz处约为49dB并且在33GHz处约为30dB。
本发明的原理能够有利地用于电-光引擎(E/O引擎),即将电信号变换成光信号或相反的转换部件。这样的E/O引擎能够一方面联接至光纤,另一方面联接至电引线,以及发光元件和光接收元件,用于执行电域和光域之间的希望的转换。
很多研究工作显示,对于印刷电路板与这样的E/O引擎电路载体之间的重叠,只有非常特定的值能够在所有决定性特性上都获得令人满意的结果。特别是,信号完整性性能上,即差分模和共模回波损耗以及串扰和模式转换,必须是充分地高的。另一方面,对于E/O引擎,特别是对于IC和光电部件以及必需的导热材料,应该留有足够的空间。可以发现,范围在0.5和0.8mm之间的重叠距离产生最佳结果。
图23显示安装至电路板的E/O引擎的布局图。E/O引擎电路载体安装在印刷电路板的矩形切口之上,PCB的边沿126在图中用虚线标示出。在图23的构造中,选择了GSSSG构造,这意味着总是三对差分信号线被一个接地线所分开。
要考虑的重要参数首先是以参考标记a标示的差分信号对之间的最小距离。该距离必须至少为0.25mm,以便确保充分的信号完整性。此外,两个接地点之间的距离b必须小于3.5mm。至于重叠距离d,可以发现它同样应该在0.5至0.8mm的范围内。这样的特定距离在图24示出的图23的示意性细节中也被突出显示。
图25示出了本发明的另一个实施例,特别是E/O引擎,其中信号对被布置成GSSG构造,其中总是两个信号对被一个接地连接所分开。如图25所示,E/O引擎部件128包括带有驱动器130的集成电路(IC)、包括垂直腔表面发射激光器(VSCEL)132的IC、和跨阻放大器(TIA)134。此外,光学接收器136,特别是PIN光学接收器,被提供用于所以接收到的光信号向电信号的转换。
传送差分前端线138和接收器差分前端线140布置成已经提到过的GSSG构造。此外,过孔142被提供用于连接附加的金属层。在该具体实例中,E/O引擎部件128具有例如9mm×10mm的尺寸。对于该特定应用,两个差分信号对之间的距离a必须至少为0.2mm。此外,两个接地连接之间的距离b必须至少为2.5mm,如图25中所标示的。
术语“一”,“该”以及描述本发明的语境中的相似指示物(特别是下面权利要求的语境下)的使用被解释为包括单数和复数,除非以其他方式指示在这里指出或通过上下文清晰地否定。术语“包括”,“具有”,以及“包含”被解释为开放式术语(也就是意味着包括但不限制于),除非以其他方式说明。本文中的值的范围的描述仅仅作为分别引用落入该范围的每个单独值的速写方法,除非在本文中另有说明,且每个独立值就如同它已被在本文中独立描述一样被并入说明书中。本文中描述的所有方法可以任何适当的顺序被执行,除非在本文中以其他方式指示或以通过上下文以其他方式清晰地否定。被提供在本文中的任何和所有示例或示例性语言的使用(例如“比如”)仅仅打算更好地示出本发明且不造成本发明范围上的限制,除非另有说明。在说明书中没有语言应被解释为指示任何非要求的元素为对本发明的实行必不可少。
参考标号
参考标号 | 描述 |
100,100’ | 电连接接口 |
102,102’ | 第一电传导引线 |
104,104’ | 第二电传导引线 |
106,106’ | 第一接地平面层 |
108,108’ | 第二接地平面层 |
110 | 焊珠 |
112,112’ | 空隙 |
114,114’ | 连接点 |
116 | 接地腹板 |
118 | 用于串扰抑制的接地条 |
120 | 附加的接地腹板 |
122 | 附加的接地腹板的锥形区域 |
124 | 突出的接触指状物 |
d,d’ | 重叠距离 |
Claims (18)
1.一种用于连接用于高速数据传输的电引线的电连接接口,所述连接接口(100)包括:
第一基板,承载至少一个第一电传导引线(102,102’)和至少一个第一接地平面层(106,106’),所述第一电传导引线具有被连接到至少一个第二电传导引线(104,104’)的接口区域,
第二基板,承载所述至少一个第二电传导引线(104,104’)和至少一个第二接地平面层(108,108’),所述第二电传导引线具有被连接到所述至少一个第一电传导引线(102,102’)的接口区域,
其中所述第一和第二电传导引线(102,102’,104,104’)被布置在所述第一和第二基板的相邻表面上,且其中所述至少一个第一接地平面层(106,106’)被布置为与所述至少一个第一传导引线(102,102’)电绝缘,且所述至少一个第二接地平面层(108,108’)被布置为与所述至少一个第二传导引线(104,104’)电绝缘,
其中第一和第二电传导引线(102,102’,104,104’)的至少一个设置有至少一个空隙(112,112’);
其中所述第一和第二接地平面层(106,106’,108,108’)被布置为彼此至少在所述空隙(112,112’)附近部分地重叠。
2.如权利要求1所述的电连接接口,其中所述至少一个空隙(112,112’)被布置和设置尺寸为与第一和第二电传导引线的所述接口区域直接相邻,不存在接地平面金属化,而在电连接接口的外周边区域,至少一个窄接地条(118)被形成。
3.如权利要求2所述的电连接接口,其中所述接地条(118)沿传导引线的方向具有小于接口区域的尺寸的百分之十的尺寸。
4.如前述权利要求中的一个所述的电连接接口,其中多个空隙(112,112’)被提供,每个通过接地腹板(116)从相邻的一个分离开。
5.如权利要求1所述的电连接接口,其中每个基板承载至少一对电引线,且其中至少一个附加的接地腹板(120)被布置为分离一对电引线中的各个引线。
6.如权利要求1所述的电连接接口,其中所述第一和第二接地平面层(106,106’,108,108’)布置成彼此重叠,使得重叠距离在0.5到0.8mm的范围内。
7.如权利要求1所述的电连接接口,其中每个基板承载至少一对电引线,且其中所述至少一对的电引线被布置为与公共空隙(112,112’)相邻。
8.如权利要求1所述的电连接接口,其中每个第一电传导引线(102,102’)的阻抗被调整为匹配每个相应的第二传导引线(104,104’)的特性阻抗。
9.如权利要求1所述的电连接接口,其中所述第一和第二基板包括多层印刷电路板。
10.如权利要求1所述的电连接接口,其中所述第一和第二基板包括PCB。
11.如权利要求1所述的电连接接口,其中所述第一和第二基板包括FPC。
12.如权利要求1所述的电连接接口,其中所述第一和第二基板包括陶瓷电路载体。
13.如权利要求10所述的电连接接口,其中所述第一和第二接地平面层(106,106’,108,108’)由所述PCB的表面内或表面上的结构化的铜层形成。
14.如权利要求11所述的电连接接口,其中所述第一和第二接地平面层(106,106’,108,108’)由所述FPC的表面内或表面上的结构化的铜层形成。
15.如权利要求1所述的电连接接口,其中所述第一和第二接地平面层(106,106’,108,108’)通过被布置在重叠区域中的至少一个接触点(114)被电连接到彼此。
16.如权利要求15所述的电连接接口,其中所述至少一个接触点(114,114’)定位为邻近所述接口区域,或其中所述至少一个接触点(114,114’)定位为远离所述接口区域。
17.如权利要求1所述的电连接接口,其中所述至少一个第一和第二电引线(102,102’,104,104’)通过焊接连接、压配合连接或粘结剂被连接到彼此。
18.如权利要求1所述的电连接接口,其中至少两对第一和第二电引线被布置为在它们之间没有布置电连接第一和第二接地平面层(106,106’,108,108’)的接触点(114,114’)。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP12194674.3A EP2739125A1 (en) | 2012-11-28 | 2012-11-28 | Electrical connection interface for connecting electrical leads for high speed data transmission |
EP12194674.3 | 2012-11-28 | ||
PCT/EP2013/063694 WO2014082761A1 (en) | 2012-11-28 | 2013-06-28 | Electrical connection interface for connecting electrical leads for high speed data transmission |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104996001A CN104996001A (zh) | 2015-10-21 |
CN104996001B true CN104996001B (zh) | 2018-08-31 |
Family
ID=47257643
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201380067511.9A Active CN104996001B (zh) | 2012-11-28 | 2013-06-28 | 用于连接用于高速数据传输的电引线的电连接接口 |
Country Status (8)
Country | Link |
---|---|
US (1) | US9860972B2 (zh) |
EP (1) | EP2739125A1 (zh) |
JP (1) | JP6281151B2 (zh) |
CN (1) | CN104996001B (zh) |
CA (1) | CA2891678C (zh) |
IL (1) | IL238806A0 (zh) |
SG (2) | SG11201503874RA (zh) |
WO (1) | WO2014082761A1 (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DK2775806T3 (en) * | 2013-03-07 | 2015-06-01 | Tyco Electronics Svenska Holdings Ab | Optical receiver and transceiver operating this |
US9544057B2 (en) | 2013-09-17 | 2017-01-10 | Finisar Corporation | Interconnect structure for E/O engines having impedance compensation at the integrated circuits' front end |
US9444165B2 (en) * | 2014-09-16 | 2016-09-13 | Via Technologies, Inc. | Pin arrangement and electronic assembly |
CN110677981A (zh) * | 2019-09-27 | 2020-01-10 | 北京神导科讯科技发展有限公司 | 一种光电探测器信号处理电路板及光电探测器 |
JP7066772B2 (ja) * | 2020-03-26 | 2022-05-13 | 株式会社日立製作所 | 信号伝送回路およびプリント基板 |
CN111511097B (zh) * | 2020-06-18 | 2020-12-29 | 深圳市欧博凯科技有限公司 | 高速传输光模块电路板结构及其制造方法、防串扰方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5808529A (en) * | 1996-07-12 | 1998-09-15 | Storage Technology Corporation | Printed circuit board layering configuration for very high bandwidth interconnect |
CN101112135A (zh) * | 2004-11-29 | 2008-01-23 | Fci公司 | 改进的匹配阻抗表面贴装技术基底面 |
EP2519086A1 (en) * | 2011-04-26 | 2012-10-31 | Tyco Electronics Belgium EC BVBA | High speed input/output connection interface element, cable assembly and interconnection system with reduced cross-talk |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3818117A (en) * | 1973-04-23 | 1974-06-18 | E Reyner | Low attenuation flat flexible cable |
US3703604A (en) * | 1971-11-30 | 1972-11-21 | Amp Inc | Flat conductor transmission cable |
JP3873416B2 (ja) * | 1997-12-04 | 2007-01-24 | ブラザー工業株式会社 | プリンタ |
US7057115B2 (en) * | 2004-01-26 | 2006-06-06 | Litton Systems, Inc. | Multilayered circuit board for high-speed, differential signals |
JP2005244029A (ja) * | 2004-02-27 | 2005-09-08 | Molex Inc | 信号伝達基板及び信号伝達基板とコネクタの接続構造 |
JP2007123742A (ja) * | 2005-10-31 | 2007-05-17 | Sony Corp | 基板接続構造、フレックスリジッド基板、光送受信モジュール及び光送受信装置 |
US7362936B2 (en) * | 2006-03-01 | 2008-04-22 | Defense Photonics Group, Inc. | Optical harness assembly and method |
CN102282731B (zh) * | 2008-11-14 | 2015-10-21 | 莫列斯公司 | 共振修正连接器 |
JP5686630B2 (ja) * | 2011-02-28 | 2015-03-18 | 三菱電機株式会社 | プリント配線板、光通信モジュール、光通信装置、モジュール装置および演算処理装置 |
JP5506737B2 (ja) * | 2011-05-27 | 2014-05-28 | 株式会社日立製作所 | 信号伝送回路 |
US9538637B2 (en) * | 2011-06-29 | 2017-01-03 | Finisar Corporation | Multichannel RF feedthroughs |
EP2541696A1 (en) * | 2011-06-29 | 2013-01-02 | Tyco Electronics Belgium EC BVBA | Electrical connector |
US9900101B2 (en) * | 2012-04-30 | 2018-02-20 | Hewlett Packard Enterprise Development Lp | Transceiver module |
EP2877885A4 (en) * | 2012-07-27 | 2016-04-27 | Hewlett Packard Development Co | OPTICAL CONNECTION OF A CHIP HOUSING TO AN OPTICAL CONNECTOR |
-
2012
- 2012-11-28 EP EP12194674.3A patent/EP2739125A1/en not_active Withdrawn
-
2013
- 2013-06-28 WO PCT/EP2013/063694 patent/WO2014082761A1/en active Application Filing
- 2013-06-28 JP JP2015543348A patent/JP6281151B2/ja active Active
- 2013-06-28 SG SG11201503874RA patent/SG11201503874RA/en unknown
- 2013-06-28 CA CA2891678A patent/CA2891678C/en active Active
- 2013-06-28 CN CN201380067511.9A patent/CN104996001B/zh active Active
- 2013-06-28 SG SG10201704209QA patent/SG10201704209QA/en unknown
-
2015
- 2015-05-13 IL IL238806A patent/IL238806A0/en unknown
- 2015-05-28 US US14/723,662 patent/US9860972B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5808529A (en) * | 1996-07-12 | 1998-09-15 | Storage Technology Corporation | Printed circuit board layering configuration for very high bandwidth interconnect |
CN101112135A (zh) * | 2004-11-29 | 2008-01-23 | Fci公司 | 改进的匹配阻抗表面贴装技术基底面 |
EP2519086A1 (en) * | 2011-04-26 | 2012-10-31 | Tyco Electronics Belgium EC BVBA | High speed input/output connection interface element, cable assembly and interconnection system with reduced cross-talk |
Also Published As
Publication number | Publication date |
---|---|
CN104996001A (zh) | 2015-10-21 |
JP6281151B2 (ja) | 2018-02-21 |
SG10201704209QA (en) | 2017-06-29 |
JP2016506063A (ja) | 2016-02-25 |
WO2014082761A1 (en) | 2014-06-05 |
IL238806A0 (en) | 2015-06-30 |
CA2891678C (en) | 2018-07-24 |
CA2891678A1 (en) | 2014-06-05 |
SG11201503874RA (en) | 2015-06-29 |
EP2739125A1 (en) | 2014-06-04 |
US20150264803A1 (en) | 2015-09-17 |
US9860972B2 (en) | 2018-01-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104996001B (zh) | 用于连接用于高速数据传输的电引线的电连接接口 | |
CN103814630B (zh) | 用于传输差分信号的通孔结构 | |
EP2701471B1 (en) | High speed input/output connection interface element and interconnection system with reduced cross-talk | |
CN103428990B (zh) | 高数据率连接器系统 | |
KR101981567B1 (ko) | 고속 통신 잭 | |
US8049118B2 (en) | Printed circuit board | |
JP6388667B2 (ja) | 差動データ信号を送信するための装置及び方法 | |
CN101882717A (zh) | 特别适合正交体系结构电子系统的中平面 | |
WO2011056977A2 (en) | Multi-layer circuit member and assembly therefor | |
CN104956776A (zh) | 具有正交信号通路的印刷电路板 | |
CN1331225C (zh) | 用于对地或电源而屏蔽传输线的装置 | |
US11153971B2 (en) | Printed circuit board configuration to facilitate a surface mount double density QSFP connector footprint in a belly-to-belly alignment | |
JP5609451B2 (ja) | コネクタ、光伝送装置およびコネクタ接続方法 | |
JP2019096691A (ja) | プリント回路基板及び当該プリント回路基板を備える光送受信器 | |
US11102878B1 (en) | High-speed trace breakout methods and systems | |
CN101796696B (zh) | 相邻电触头之间具有变化偏移的电连接器 | |
JP7066772B2 (ja) | 信号伝送回路およびプリント基板 | |
KR20180094873A (ko) | 고속 통신 잭 | |
KR20170064532A (ko) | 고속 통신 잭 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |