CN111128769A - 一种球栅阵列封装的植球结构及植球方法 - Google Patents

一种球栅阵列封装的植球结构及植球方法 Download PDF

Info

Publication number
CN111128769A
CN111128769A CN201911202959.2A CN201911202959A CN111128769A CN 111128769 A CN111128769 A CN 111128769A CN 201911202959 A CN201911202959 A CN 201911202959A CN 111128769 A CN111128769 A CN 111128769A
Authority
CN
China
Prior art keywords
ball
array
copper core
substrate
central copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911202959.2A
Other languages
English (en)
Inventor
魏少伟
徐达
杨彦锋
冯志宽
戎子龙
张献武
苏彦文
马玉培
李丛
马海雯
郭志强
王丽平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 13 Research Institute
Original Assignee
CETC 13 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 13 Research Institute filed Critical CETC 13 Research Institute
Priority to CN201911202959.2A priority Critical patent/CN111128769A/zh
Publication of CN111128769A publication Critical patent/CN111128769A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405—Shape
    • H01L2224/14051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1451—Function
    • H01L2224/14515—Bump connectors having different functions
    • H01L2224/14519—Bump connectors having different functions including bump connectors providing primarily thermal dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本发明提供了一种球栅阵列封装的植球结构及植球方法，属于芯片封装技术领域，球栅阵列封装的植球结构包括基板、焊盘层、中心铜核球阵列以及常规焊球组；其中，基板的正面用于粘接大功率芯片，基板上穿设有用于导通基板的正面和背面的导柱；焊盘层设于基板的背面，焊盘层与基板的正面导通并与大功率芯片通过引线连接；中心铜核球阵列植于焊盘层上，中心铜核球阵列的位置用于与大功率芯片的背面对齐；常规焊球组植于焊盘层上并成环型围绕于中心铜核球阵列的周围。本发明提供的一种球栅阵列封装的植球结构及值球方法，中心铜核球阵列能够快速散热、常规焊球组能够辅助缓解热应力，在未增加散热结构体积的情况下提高了球栅阵列封装的散热能力。

Description

一种球栅阵列封装的植球结构及植球方法
技术领域
本发明属于芯片封装技术领域，更具体地说，是涉及一种球栅阵列封装的植球结构及植球方法。
背景技术
随着电子产品不断向小型化，多功能化，高度集成方向发展，集成电路的组装密度不断增加，导致单位面积的封装发热量也不断加大。BGA(Ball GridArray Package，球栅阵列)封装是目前电子封装领域应用很广的一种封装形式，通过锡球作为引脚，贴装至电路板上，实现芯片与电路板电气性能的连接，由于大功率芯片面积小且功率大，这对散热是一个极大的考验。通常的散热方法是发热芯片上方增加散热结构，如增加金属热沉结构，利用热沉将芯片的热量传导出去，但是目前产品都在向轻薄化方向发展，给散热留有的空间极小，尤其是厚度方向，没有多余的空间增加散热装置，因此在不增加BGA封装尺寸的情况下，BGA封装的散热效果很差。
发明内容
本发明的目的在于提供一种球栅阵列封装的植球结构及植球方法，旨在解决球栅阵列封装的散热能力差的问题。
为实现上述目的，本发明采用的技术方案是：提供一种球栅阵列封装的植球结构，包括：
基板，正面用于粘接大功率芯片，基板上穿设有用于导通基板的正面和背面的导柱；
焊盘层，设于基板的背面，焊盘层与基板的正面导通并用于通过引线与大功率芯片连接；
中心铜核球阵列，植于焊盘层上，中心铜核球阵列用于与大功率芯片的背面对齐；
常规焊球组，植于焊盘层上并成环型围绕于中心铜核球阵列的周围。
作为本申请另一实施例，常规焊球组的焊球高度与中心铜核球阵列的铜核球高度相同。
作为本申请另一实施例，常规焊球组的焊球的熔点高于在球栅阵列封装时采用的焊膏的熔点。
作为本申请另一实施例，焊球为锡焊球。
作为本申请另一实施例，中心铜核球阵列的面积大于或等于大功率芯片的背面面积。
作为本申请另一实施例，常规焊球组在中心铜核球阵列的周围至少设有两圈。
本发明提供的一种球栅阵列封装的植球结构的有益效果在于：与现有技术相比，本发明一种球栅阵列封装的植球结构，基板上设有用于导通其正面和背面的导柱，基板的正面粘接大功率芯片，大功率芯片与导柱通过引线连接，从而实现基板背面的焊盘层与大功率芯片连通，结构紧凑、占用空间小；
焊盘层上与大功率芯片背面对齐的位置区域植中心铜核球阵列，在中心铜核球阵列的周围植常规焊球组，利用铜的高热导率，中心铜核球阵列能够快速对大功率芯片进行散热，从而提高球栅阵列封装的散热能力，保证大功率芯片的正常工作；
在中心铜核球阵列的周围植常规焊球组，常规焊球组的刚度小，能够有效缓解热应力，可见，中心铜核球阵列能够快速散热、常规焊球组能够辅助缓解热应力，与常规的球栅阵列封装方式相比，在未增加散热结构体积的情况下提高了球栅阵列封装的散热能力。
本发明还提供了一种球栅阵列封装的植球方法，用于获得上述一种球栅阵列封装的植球结构，包括以下步骤：
将大功率芯片通过金锡烧结或导电胶粘接至基板正面，并通过基板上的导柱引至基板背面的焊盘层；
将连接了大功率芯片的基板背面向上固定于夹具上，在焊盘层上分区域进行植球，其中，与大功率芯片背面对齐的区域植入中心铜核球阵列，在中心铜核球阵列的周围其他区域植入常规焊球组；
将固定有基板的夹具放入回流焊炉内，对中心铜核球阵列、常规焊球组同时进行回流焊，获得球栅阵列封装结构。
作为本申请另一实施例，在焊盘层上分区域进行植球包括：
在焊盘层上通过钢网印刷锡膏或助焊剂；
使用激光植球机进行分区域植球。
作为本申请另一实施例，在焊盘层上分区域进行植球包括：
在一平面载体上涂覆焊膏或助焊剂，使用转印头沾取平面载体上的焊膏或助焊剂后转印至焊盘层的各个焊盘上；
使用平面吸附头将中心铜核球阵列吸附并放置于与大功率芯片背面对齐的基板的背面区域；
使用凹型吸附头将常规焊球组吸附并放置于中心铜核球阵列的周围。
作为本申请另一实施例，在焊盘层上分区域进行植球包括：
在一平面载体上涂覆焊膏或助焊剂，使用平面吸附头将中心铜核球阵列吸附并转印锡膏或助焊剂；
将转印了锡膏或助焊剂的中心铜核球阵列通过平面吸附头放置于与大功率芯片背面对齐的基板的背面区域；
使用凹型吸附头将常规焊球组吸附并转印锡膏或助焊剂；
将转印了锡膏或助焊剂的常规焊球组通过凹型吸附头放置于中心铜核球阵列的周围。
本发明提供的一种球栅阵列封装的植球方法的有益效果在于：与现有技术相比，采用本发明一种球栅阵列封装的植球方法获得的球栅阵列封装的植球结构，与上述一种球栅阵列封装的植球结构的有益效果相同，在此不再赘述。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种球栅阵列封装的植球结构的结构示意图；
图2为本发明实施例提供的一种球栅阵列封装的植球方法的流程示意图；
图3为本发明实施例中基板在工装上的固定状态示意图；
图4至图5为本发明实施例中植球过程示意图一；
图6至图9为本发明实施例中植球过程示意图二；
图10至图11为本发明实施例中植球过程示意图三。
图中：1、基板；2、大功率芯片；3、中心铜核球阵列；4、常规焊球组；5、引线；6、夹具；7、锡膏或助焊剂；8、激光植球机；81、转印头；82、平面载体；91、平面吸附头；92、凹型吸附头；10、导柱；100、焊盘层。
具体实施方式
为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
请一并参阅图1，现对本发明提供的一种球栅阵列封装的植球结构进行说明。一种球栅阵列封装的植球结构，包括基板1、焊盘层100、中心铜核球阵列3以及常规焊球组4；其中，基板1的正面用于粘接大功率芯片2，基板1上穿设有用于导通基板1的正面和背面的导柱10；焊盘层100设于基板1的背面，焊盘层100与基板1的正面导通并用于通过引线与大功率芯片2连接；中心铜核球阵列3植于焊盘层100上，中心铜核球阵列3用于与大功率芯片2的背面对齐；常规焊球组4植于焊盘层100上并成环型围绕于中心铜核球阵列3的周围。
本发明提供的一种球栅阵列封装的植球结构，与现有技术相比，基板1上设有用于导通其正面和背面的导柱10，基板1的正面粘接大功率芯片2，大功率芯片2与导柱10通过引线5连接，从而实现基板1背面的焊盘层100与大功率芯片2连通，结构紧凑、占用空间小；
焊盘层100上与大功率芯片2背面对齐的位置区域植中心铜核球阵列3，在中心铜核球阵列3的周围植常规焊球组4，利用铜的高热导率，中心铜核球阵列3能够快速对大功率芯片2进行散热，从而提高球栅阵列封装的散热能力，保证大功率芯片2的正常工作；
在中心铜核球阵列3的周围植常规焊球组4，常规焊球组4的刚度小，能够有效缓解热应力，保证大功率芯片2的工作可靠性，可见，中心铜核球阵列3能够快速散热、常规焊球组4能够辅助缓解热应力，相比于常规的球栅阵列封装方式，在未增加散热结构体积的情况下提高了球栅阵列封装的散热能力。
作为本发明提供的一种球栅阵列封装的植球结构的一种具体实施方式，请参阅图1，常规焊球组4的焊球高度与中心铜核球阵列3的铜核球高度相同。确保中心铜核球阵列3与外围焊球组的厚度具有一致性，占用空间小，利用球栅阵列封装结构实现小型化和高度集成化；常规焊球组4与中心铜核球阵列3保持同样的厚度，利用常规焊球组4的焊球的良好塑性变形能力，能够缓解BGA封装和基板1之间的热失配作用力，保证大功率芯片2的工作可靠。
作为本发明实施例的一种具体实施方式，常规焊球组4的焊球的熔点高于在球栅阵列封装时采用的锡膏的熔点。焊球的熔点高于植球或BGA封装时涂覆的锡膏的熔点，避免常规焊球组4的焊球在BGA封装植球及贴装过程中因高温熔化而导致与中心铜核球阵列3的高度出现差异的现象，确保常规焊球组4和中心铜核球整阵列3在BGA封装植球以及贴装完成后的高度一致性。
作为本发明实施例的一种具体实施方式，焊球为锡焊球。常规焊球组4的焊球采用的是含锡材料(如Pb90Sn10、Pb80Sn20，Sn95Sb5,SAC305)的焊球，需要说明的是，高铅焊球应用于陶瓷BGA封装，其他焊球应用于塑封BGA封装。
作为本发明实施例的一种具体实施方式，请参阅图1，中心铜核球阵列3的面积大于或等于大功率芯片2的背面面积。中心铜核球阵列3主要作用在于散热，因此将其面积设置为大于或者等于大功率芯片2的背面面积，使大功率芯片2背面的高温迅速传递至中心铜核球阵列3，使大功率芯片2的散热更快，提高球栅阵列封装的散热能力。
作为本发明实施例的一种具体实施方式，请参阅图1，常规焊球组4在中心铜核球阵列3的周围至少设有两圈。通过至少两圈的常规焊球组4，能够保证球栅阵列整体缓解热应力的能力，避免因铜核球刚度过大造成球栅阵列封装与基板1之间热失配过大的情况，保证球栅阵列封装结构的使用寿命。
本发明还提供了一种球栅阵列封装的植球方法，用于获得上述一种球栅阵列封装的植球结构。请参阅图2，一种球栅阵列封装的植球方法，包括以下步骤：
步骤S101，将大功率芯片2通过金锡烧结或导电胶粘接至基板1正面，并通过基板1上的导柱10引至基板1背面的焊盘层100；
步骤S102，将连接了大功率芯片2的基板1背面向上固定于夹具6上，在焊盘层100上分区域进行植球，其中，与大功率芯片2背面对齐的区域植入中心铜核球阵列3，在中心铜核球阵列3的周围其他区域植入常规焊球组4；
步骤S103，将固定有基板1的夹具6放入回流焊炉内，对中心铜核球阵列3、常规焊球组4同时进行回流焊，获得球栅阵列封装结构。
需要说明的是，本发明的一种球栅阵列封装的植球方法，中心铜核球阵列3与常规焊球组4的回流焊接过程也可以分开进行，首先对中心铜核球阵列3进行点涂锡膏或助焊剂7，并将其放置在焊盘层100上，放入回流焊炉内进行回流焊接；再对常规焊球组4进行点涂锡膏或助焊剂7，并将其放置在焊盘层100上中心铜核球阵列3的周围，放入回流焊炉内进行回流焊接，从而得到完整的球栅阵列封装结构。当然，应当理解，中心铜核球阵列3的焊接与常规焊球组4的焊接不分先后，但应该保证焊接位置准确。
本发明提供的一种球栅阵列封装的植球方法，与现有技术相比，焊盘层100上与大功率芯片2背面对齐的位置区域植中心铜核球阵列3，在中心铜核球阵列3的周围植常规焊球组4，利用铜的高热导率，中心铜核球阵列3能够快速对大功率芯片2进行散热，从而提高球栅阵列封装的散热能力，保证大功率芯片2的正常工作；
在中心铜核球阵列3的周围植常规焊球组4，常规焊球组4的刚度小，能够有效缓解热应力，可见，中心铜核球阵列3能够快速散热、常规焊球组4能够辅助缓解热应力，与常规的球栅阵列封装方式相比，在未增加散热结构体积的情况下，能够保证球栅阵列封装结构的可靠性，提高球栅阵列封装的散热能力。
作为本发明提供的一种球栅阵列封装的植球方法的具体实施方式，请一并参阅图3至图5，在焊盘层100上分区域进行植球包括：在焊盘层100上通过钢网印刷锡膏或助焊剂7；使用激光植球机8进行分区域植球。植球过程简单，操作方便。
作为本发明实施例的一种球栅阵列封装的植球方法的具体实施方式，请一并参阅图3、图6至图9，在焊盘层100上分区域进行植球包括：在一平面载体82上涂覆锡膏或助焊剂7，使用转印头81沾取平面载体82上的锡膏或助焊剂7后转印至焊盘层100的各个焊盘上；使用平面吸附头91将中心铜核球阵列3吸附并放置于与大功率芯片2背面对齐的基板1的背面区域；使用凹型吸附头92将常规焊球组4吸附并放置于中心铜核球阵列3的周围。
需要说明的是，平面吸附头91上预设有与待植入的中心铜核球阵列3的排列顺序一致的吸附阵列点位，在平面吸附头91伸入至铜核球堆时，与该吸附阵列点位位置对应的铜核球能够被吸附至平面吸附头91之上形成中心铜核球阵列3；凹型吸附头92的工作原理与上述平面吸附头91的原理相同，可见，植球过程操作简单，植球效率高。
作为本发明实施例的一种球栅阵列封装的植球方法的具体实施方式，请一并参阅图3、图10至图11，在焊盘层100上分区域进行植球包括：在一平面载体82上涂覆锡膏或助焊剂7，使用平面吸附头91将中心铜核球阵列3吸附并转印锡膏或助焊剂7；将转印了锡膏或助焊剂7的中心铜核球阵列3通过平面吸附头91放置于与大功率芯片2背面对齐的基板1的背面区域；使用凹型吸附头92将常规焊球组4吸附并转印锡膏或助焊剂7；将转印了锡膏或助焊剂7的常规焊球组4通过凹型吸附头92放置于中心铜核球阵列3的周围。植球过程所采用的辅助设备制作成本低，植球效率高。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种球栅阵列封装的植球结构，其特征在于，包括：
基板，正面用于粘接大功率芯片，所述基板上穿设有用于导通所述基板的正面和背面的导柱；
焊盘层，设于所述基板的背面，所述焊盘层与所述基板的正面导通并用于通过引线与所述大功率芯片连接；
中心铜核球阵列，植于所述焊盘层上，所述中心铜核球阵列用于与所述大功率芯片的背面对齐；
常规焊球组，植于所述焊盘层上并成环型围绕于所述中心铜核球阵列周围。
2.如权利要求1所述的一种球栅阵列封装的植球结构，其特征在于：所述常规焊球组的焊球高度与所述中心铜核球阵列的铜核球高度相同。
3.如权利要求2所述的一种球栅阵列封装的植球结构，其特征在于：所述常规焊球组的焊球的熔点高于在球栅阵列封装时采用的焊膏的熔点。
4.如权利要求3所述的一种球栅阵列封装的植球结构，其特征在于：所述焊球为锡焊球。
5.如权利要求1所述的一种球栅阵列封装的植球结构，其特征在于：所述中心铜核球阵列的面积大于或等于所述大功率芯片的背面面积。
6.如权利要求5所述的一种球栅阵列封装的植球结构，其特征在于：所述常规焊球组在所述中心铜核球阵列的周围至少设有两圈。
7.一种球栅阵列封装的植球方法，用于获得如权利要求1-6任一项所述的球栅阵列封装的植球结构，其特征在于，包括以下步骤：
将大功率芯片通过金锡烧结或导电胶粘接至基板正面，并通过所述基板上的导柱引至所述基板背面的焊盘层；
将连接了所述大功率芯片的所述基板背面向上固定于夹具上，在所述焊盘层上分区域进行植球，其中，与所述大功率芯片背面对齐的区域植入中心铜核球阵列，在所述中心铜核球阵列的周围其他区域植入常规焊球组；
将固定有所述基板的所述夹具放入回流焊炉内，对所述中心铜核球阵列、所述常规焊球组同时进行回流焊，获得球栅阵列封装结构。
8.如权利要求7所述的一种球栅阵列封装的植球方法，其特征在于，在所述焊盘层上分区域进行植球包括：
在所述焊盘层上通过钢网印刷所述锡膏或所述助焊剂；
使用激光植球机进行分区域植球。
9.如权利要求7所述的一种球栅阵列封装的植球方法，其特征在于，在所述焊盘层上分区域进行植球包括：
在一平面载体上涂覆焊膏或助焊剂，使用转印头沾取平面载体上的焊膏或助焊剂后转印至所述焊盘层的各个焊盘上；
使用平面吸附头将所述中心铜核球阵列吸附并放置于与所述大功率芯片背面对齐的所述基板的背面区域；
使用凹型吸附头将所述常规焊球组吸附并放置于所述中心铜核球阵列的周围。
10.如权利要求7所述的一种球栅阵列封装的植球方法，其特征在于，在所述焊盘层上分区域进行植球包括：
在一平面载体上涂覆焊膏或助焊剂，使用平面吸附头将中心铜核球阵列吸附并转印锡膏或助焊剂；
将转印了所述锡膏或所述助焊剂的所述中心铜核球阵列通过平面吸附头放置于与所述大功率芯片背面对齐的所述基板的背面区域；
使用凹型吸附头将常规焊球组吸附并转印所述锡膏或所述助焊剂；
将转印了所述锡膏或所述助焊剂的所述常规焊球组通过凹型吸附头放置于所述中心铜核球阵列的周围。
CN201911202959.2A 2019-11-29 2019-11-29 一种球栅阵列封装的植球结构及植球方法 Pending CN111128769A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911202959.2A CN111128769A (zh) 2019-11-29 2019-11-29 一种球栅阵列封装的植球结构及植球方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911202959.2A CN111128769A (zh) 2019-11-29 2019-11-29 一种球栅阵列封装的植球结构及植球方法

Publications (1)

Publication Number Publication Date
CN111128769A true CN111128769A (zh) 2020-05-08

Family

ID=70497178

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911202959.2A Pending CN111128769A (zh) 2019-11-29 2019-11-29 一种球栅阵列封装的植球结构及植球方法

Country Status (1)

Country Link
CN (1) CN111128769A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114980496A (zh) * 2021-02-19 2022-08-30 华为技术有限公司 一种电路板组件、电子设备和电路板组件的加工方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101097874A (zh) * 2007-06-21 2008-01-02 华为技术有限公司 一种球栅阵列封装芯片的植球装置及方法
CN101192552A (zh) * 2006-11-30 2008-06-04 力成科技股份有限公司 半导体装置的植球制程及其使用的助焊剂沾印治具
CN101882606A (zh) * 2009-05-08 2010-11-10 日月光封装测试(上海)有限公司 散热型半导体封装构造及其制造方法
CN102237331A (zh) * 2011-05-25 2011-11-09 北京索爱普天移动通信有限公司 一种层叠封装件及其制造方法
CN108899283A (zh) * 2018-07-06 2018-11-27 江苏长电科技股份有限公司 球栅阵列的封装结构及其封装方法
CN109564910A (zh) * 2016-08-10 2019-04-02 高通股份有限公司 半导体组装件及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101192552A (zh) * 2006-11-30 2008-06-04 力成科技股份有限公司 半导体装置的植球制程及其使用的助焊剂沾印治具
CN101097874A (zh) * 2007-06-21 2008-01-02 华为技术有限公司 一种球栅阵列封装芯片的植球装置及方法
CN101882606A (zh) * 2009-05-08 2010-11-10 日月光封装测试(上海)有限公司 散热型半导体封装构造及其制造方法
CN102237331A (zh) * 2011-05-25 2011-11-09 北京索爱普天移动通信有限公司 一种层叠封装件及其制造方法
CN109564910A (zh) * 2016-08-10 2019-04-02 高通股份有限公司 半导体组装件及其制造方法
CN108899283A (zh) * 2018-07-06 2018-11-27 江苏长电科技股份有限公司 球栅阵列的封装结构及其封装方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114980496A (zh) * 2021-02-19 2022-08-30 华为技术有限公司 一种电路板组件、电子设备和电路板组件的加工方法
CN114980496B (zh) * 2021-02-19 2024-06-11 华为技术有限公司 一种电路板组件、电子设备和电路板组件的加工方法

Similar Documents

Publication Publication Date Title
KR100868419B1 (ko) 반도체장치 및 그 제조방법
TW567601B (en) Module device of stacked semiconductor package and method for fabricating the same
US8304291B2 (en) Semiconductor chip thermal interface structures
KR100856609B1 (ko) 반도체장치 및 그 제조방법
KR20070007151A (ko) 랜드 그리드 어레이 패키지형 디바이스 및 그 형성 방법
WO2018171099A1 (zh) 集成有功率传输芯片的封装结构的封装方法
CN211150513U (zh) 封装体
CN102263070A (zh) 一种基于基板封装的wlcsp封装件
CN105789154A (zh) 一种倒装芯片模组
TW201025532A (en) Chip stacked package having single-sided pads on chips
CN111128769A (zh) 一种球栅阵列封装的植球结构及植球方法
TW200423342A (en) Chip package structure and process for fabricating the same
US20080164604A1 (en) Heat dissipating semiconductor package
CN115497893A (zh) 一种高导热晶圆扇出封装结构与方法
WO2018157547A1 (zh) 集成有供电传输系统的封装件的封装方法
CN115966564A (zh) 一种改善散热的芯片封装结构及其制备方法
CN114334857A (zh) 一种芯片封装结构和方法
CN108400131A (zh) 内串联结构二极管管堆
CN111668104B (zh) 一种芯片封装结构及芯片封装方法
CN109065515B (zh) 高导电低阻值的芯片封装结构及其制备方法
CN203775045U (zh) 一种智能半导体功率模块
WO2018157546A1 (zh) 集成有供电传输系统的封装件的封装方法
CN111162158B (zh) 一种rgb芯片倒装封装结构及制备方法
CN212625548U (zh) 一种散热型半导体封装件
CN104617034A (zh) 半导体封装结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200508

RJ01 Rejection of invention patent application after publication