CN104617034A - 半导体封装结构及其形成方法 - Google Patents

半导体封装结构及其形成方法 Download PDF

Info

Publication number
CN104617034A
CN104617034A CN201310542790.1A CN201310542790A CN104617034A CN 104617034 A CN104617034 A CN 104617034A CN 201310542790 A CN201310542790 A CN 201310542790A CN 104617034 A CN104617034 A CN 104617034A
Authority
CN
China
Prior art keywords
sealing material
material layer
layer
projection
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310542790.1A
Other languages
English (en)
Other versions
CN104617034B (zh
Inventor
冯霞
黄河
刘煊杰
张海芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
China Core Integrated Circuit Ningbo Co Ltd
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310542790.1A priority Critical patent/CN104617034B/zh
Publication of CN104617034A publication Critical patent/CN104617034A/zh
Application granted granted Critical
Publication of CN104617034B publication Critical patent/CN104617034B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体封装结构及其形成方法，其中，所述半导体封装结构，包括：若干半导体芯片，所述半导体芯片的表面上具有焊盘；密封所述若干半导体芯片的密封材料层，所述密封材料层的正面露出半导体芯片的表面上的焊盘；位于相邻半导体芯片之间的密封材料层中的通孔互连结构，通孔互连结构贯穿密封材料层的厚度；位于密封材料层的正面上且与所述焊盘和通孔互连结构顶部表面相连接的第一再布线层；位于第一再布线层上的第一凸块；位于所述密封材料层的背面上且与通孔互连结构底部表面相连的第二再布线层；位于第二再布线层上的第二凸块。本发明的半导体封装结构占据的体积小，集成度高。

Description

半导体封装结构及其形成方法
技术领域
本发明涉及封装领域，特别涉及一种半导体封装结构及其形成方法。
背景技术
在信息化高速发展的今天，集成电路的市场前景越来越广阔，相应的，集成电路设计、芯片制作和集成电路封装产业都迅猛发展。在我国，集成电路封装业已成为集成电路产业的重要经济增长点。为了满足集成电路组件的高速处理化、多功能化、集成化、小型化以及低价化等多方面的需求，集成电路封装技术也需朝着轻微化、高密度化发展。目前常用的集成电路封装技术包括球栅阵列式封装（Ball Grid Array，BGA）、芯片尺寸级封装（Chip-ScalePackage，CSP）及多芯片模块（Multi-Chip Module，MCM）。在集成电路的封装技术中，集成电路封装密度指的是单位面积所含有的阵脚（Pin）的数量的多少程度，对于高密度的集成电路封装而言，缩短配线的长度有助于提高信号的传递速度，因此凸块（Bump）的应用已成为高密度封装的主流。
参考图1，图1为现有技术凸块封装结构的剖面结构示意图。所述凸块封装结构包括：半导体基底101，所述半导体基底101上形成有焊垫层102；覆盖所述半导体基底101和部分焊垫层102表面的钝化层103，所述钝化层103具有暴露部分焊垫层102表面的第一开口；位于第一开口内的焊垫层102和第一开口外的部分钝化层103表面的凸下金属层105；位于凸下金属层105上的凸块104。
但是，现有的芯片封装结构占据的体积较大，集成度较低。
发明内容
本发明解决的问题是提高封装结构的集成度。
为解决上述问题，本发明提供一种半导体封装结构的形成方法，包括：提供若干半导体芯片，所述半导体芯片的表面上具有焊盘；将若干半导体芯片通过密封材料层密封，所述密封材料层的正面露出半导体芯片的表面上的焊盘；在相邻半导体芯片之间的密封材料层中形成通孔互连结构，密封材料层的正面露出通孔互连结构的表面；在密封材料层的正面上形成与所述焊盘和通孔互连结构顶部表面相连接的第一再布线层；在所述第一再布线层上形成第一凸块；平坦化所述密封材料层的背面，暴露出通孔互连结构的底部表面；在所述密封材料层的背面上形成与通孔互连结构底部表面相连的第二再布线层；在第二再布线层上形成第二凸块。
可选的，所述密封材料层的材料为树脂。
可选的，所述树脂为环氧树脂、聚酰亚胺树脂、苯环并丁烯树脂、聚苯并恶唑树脂、PPE树脂、氟树脂或酚醛树脂。
可选的，所述通孔互连结构的材料为Cu、Al、Ag、Au、Pt、Ni、Ti或W中的一种或几种。
可选的，所述通孔互连结构的形成过程为：在通孔的侧壁和底部以及密封材料层的表面形成种子层；在种子层表面形成光刻胶掩膜，所述光刻胶掩膜中具有暴露通孔的开口；采用电镀工艺在通孔中填充满金属，形成通孔互连结构。
可选的，所述通孔互连结构在所述密封材料层中的深度大于所述半导体芯片在所述密封材料层中的深度。
可选的，还包括：形成覆盖所述密封材料层正面和第一再布线层的第一钝化层，所述第一钝化层中具有暴露第一再布线层表面的第一开口，在第一开口中形成第一凸块。
可选的，还包括：形成覆盖所述密封材料层背面和第二再布线层的第二钝化层，所述第二钝化层中具有暴露第二再布线层表面的第二开口，在第二开口中形成第二凸块。
可选的，所述第一凸块或第二凸块为焊球。
可选的，所述第一凸块或第二凸块包括金属柱和位于金属柱顶部表面的焊球。
本发明还提供了一种半导体封装结构，包括：若干半导体芯片，所述半导体芯片的表面上具有焊盘；密封所述若干半导体芯片的密封材料层，所述密封材料层的正面露出半导体芯片的表面上的焊盘；位于相邻半导体芯片之间的密封材料层中的通孔互连结构，通孔互连结构贯穿密封材料层的厚度；位于密封材料层的正面上且与所述焊盘和通孔互连结构顶部表面相连接的第一再布线层；位于第一再布线层上的第一凸块；位于所述密封材料层的背面上且与通孔互连结构底部表面相连的第二再布线层；位于第二再布线层上的第二凸块。
可选的，所述密封材料层的材料为树脂。
可选的，所述树脂为环氧树脂、聚酰亚胺树脂、苯环并丁烯树脂、聚苯并恶唑树脂、PPE树脂、氟树脂或酚醛树脂。
可选的，所述通孔互连结构的材料为Cu、Al、Ag、Au、Pt、Ni、Ti或W中的一种或几种。
可选的，还包括：覆盖所述密封材料层正面和第一再布线层的第一钝化层，所述第一钝化层中具有暴露第一再布线层表面的第一开口，第一凸块位于第一开内。
可选的，还包括：覆盖所述密封材料层的背面和第二再布线层的第二钝化层，所述第二钝化层中具有暴露第二再布线层表面的第二开口，第二凸块位于第二开口内。
可选的，所述第一凸块或第二凸块为焊球。
可选的，所述第一凸块或第二凸块包括金属柱和位于金属柱顶部表面的焊球。
与现有技术相比，本发明的技术方案具有以下优点：
本发明实施例的半导体封装结构，通过通孔互连结构、第一再布线层和第二再布线层，可以将半导体芯片的焊盘连接点引至密封材料层的背面，通过密封材料层背面上的第二凸块与其他的电路或芯片相连接，有利于减小密封材料层正面上的第一凸块的密度，提高封装结构的可靠性，并且可以实现多个半导体芯片的一体封装，减小了封装结构的体积。
本发明的半导体封装结构的形成方法，通过形成贯穿密封材料层厚度的通孔互连结构，通孔互连结构的两端分别与密封材料层正面上的第一再布线层和背面上的第二再布线层相连接，形成工艺简单，并且可以减小封装结构的体积，提高封装结构的集成度。
附图说明
图1为现有技术凸块封装结构的剖面结构示意图；
图2～图11为本发明实施例半导体封装结构的形成过程的剖面结构示意图。
具体实施方式
现有的芯片封装结构占据的芯片的体积较大，集成度较低，并且不能实现多个芯片一起封装。
为此，本发明实施例提供了一种半导体封装结构及其形成方法，通过通孔互连结构实现多个半导体芯片的封装，节省了芯片封装结构占据的体积，提高了芯片封装结构的集成度。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图2～图11为本发明实施例半导体封装结构的形成过程的剖面结构示意图。
参考图2，提供若干半导体芯片200，所述半导体芯片200的表面上具有焊盘201；将若干半导体芯片200通过密封材料层202密封，所述密封材料层202的正面露出半导体芯片200的表面上的焊盘201。
所述半导体芯片200可以为集成电路芯片，焊盘201位于半导体芯片200的表面，焊盘与半导体芯片200中的集成电路相连。所述半导体芯片200还可以为有源器件或无源器件，焊盘201与半导体芯片200中的有源器件或无源器件相连，有源器件可以为晶体管或二极管等，无源器件可以为电感或电容或电阻等。所述半导体芯片200可以为其他合适的器件。
所述密封材料层202密封半导体芯片200的过程为：提供一基板，在基板上粘贴一层胶带层，将若干半导体芯片200的带有焊盘201的表面与胶带层粘贴；将上述粘贴有半导体芯片200的基板置于模具上，使半导体芯片200置于模具内；向模具内注入密封材料，形成密封所述半导体芯片200的表面和底部表面的密封材料层202；移除基板和胶带层。
在本发明的其他实施例中，也可以通过热压工艺直接将若干半导体芯片200压入密封材料层202中。
所述密封材料层202用于密封和保护半导体芯片200，所述密封材料层202材料为树脂，所述树脂可以为环氧树脂、聚酰亚胺树脂、苯环并丁烯树脂、聚苯并恶唑树脂、PPE树脂、氟树脂或酚醛树脂。本实施例中，所述密封材料层202的材料为环氧树脂。
参考图3，在相邻芯片200之间的密封材料层202中形成通孔203。
本实施例中，通过刻蚀工艺形成所述通孔203。在本发明的其他实施例中，也可以通过钻孔或冲压工艺在密封材料层202中形成通孔203。后续在通孔203中形成通孔互连结构。
本实施例中，从密封材料层202的正面（正面为暴露焊盘201的表面）刻蚀相邻芯片200之间的密封材料层202，在密封材料层202中形成通孔203。
所述通孔203的深度要小于密封材料层202的厚度，且大于半导体芯片200在密封材料层202中的深度，以利于后续封装过程的进行。
参考图4，在所述通孔203（参考图3）内填充金属材料，形成通孔互连结构205。
所述通孔互连结构205的材料为金属，通孔互连结构205的材料可以为为Cu、Al、Ag、Au、Pt、Ni、Ti或W中的一种或几种。本实施例中，所述通孔互连结构205的材料为Cu。
所述通孔互连结构205的形成过程为：在通孔203的侧壁和底部以及密封材料层的表面形成种子层；在种子层表面形成第一光刻胶掩膜，所述第一光刻胶掩膜中具有暴露通孔的第一开口；以所述种子层作为导电层采用电镀工艺在通孔中填充满金属，形成通孔互连结构205；去除所述第一光刻胶掩膜；无掩膜刻蚀去除密封材料层202表面的种子层。
所述种子层的材料为Cu，形成工艺为溅射。
在形成种子层之前，还可以在所述通孔的侧壁和底部形成扩散阻挡层，所述扩散阻挡层，所述扩散阻挡层为Ta/TaN、Ti/TiN的双层堆叠结构。
所述通孔互连结构205在所述密封材料层202中的深度大于所述半导体芯片200在所述密封材料层205中的深度。需要说明的是，所述半导体芯片200在密封材料层202中的深度是指半导体芯片200的底部距离密封材料层202顶部表面的距离。
本发明实施例中，形成通孔互连结构205，后续在密封材料层202表面形成与半导体芯片200的焊盘201相连的第一再布线层后，通过通孔互连结构205可以将多个半导体芯片200的焊盘的连接点引至密封材料层的背面，可以减小后续在密封材料层202正面上形成的第一凸块的密度，还可以减小整个封装结构的体积，实现多个半导体芯片的一体封装。
参考图5，在密封材料层202的正面上形成与所述焊盘201和通孔互连结构205顶部表面相连接的第一再布线层207。
所述第一再布线层207的材料为金属，所述第一再布线层207的材料可以为Cu、Al、Ag、Au、Pt、Ni、Ti或W中的一种或几种。
所述第一再布线层207可以将相邻的半导体芯片200上的焊盘201连接在一起，所述第一再布线层207也可以只连接一个半导体芯片200上的焊盘201。
所述第一再布线层207可以通过电镀工艺形成，具体的，在采用电镀工艺形成通孔互连结构205后，去除第一光刻胶掩膜；然后形成覆盖所述密封材料层202上种子层表面的第二光刻胶掩膜，所述第二光刻胶掩膜中具有与第一布线层位置对应的第二开口；采用电镀工艺在第二开口中填充金属，形第一再布线层207；去除所述第二光刻胶掩膜；无掩膜刻蚀去除第一再布线层207两侧的密封材料层202上的种子层。
在本发明的其他实施例中也可以采用溅射和刻蚀工艺形成所述第一再布线层207。
参考图6和图7，在所述第一再布线层207上形成第一凸块210。
所述第一凸块210为焊球，所述焊球材料可以锡、锡银、锡铅、锡银铜、锡银锌、锡锌、锡铋铟、锡铟、锡金、锡铜、锡锌铟或者锡银锑等金属中的一种或者多种。所述第一凸块207可以采用网板印刷和回流工艺形成。
在本发明的其他实施例中，所述第一凸块包括位于第一再布线层上的金属柱和位于金属柱顶端表面的焊球。
在形成第一凸块210之前，还包括：形成覆盖所述密封材料层202正面和第一再布线层207表面的第一钝化层208，所述第一钝化层208中具有暴露第一再布线层207表面的第一开口，在第一开口中形成第一凸块210。
所述第一钝化层208用于密封和保护下面的半导体芯片200。在本发明的其他实施例中，所述第一钝化层208上可以形成树脂层。
参考图8，平坦化所述密封材料层212的背面，暴露出通孔互连结构205的底部表面。
平坦化所述密封材料层212背面的工艺为化学机械研磨工艺或回刻蚀工艺。
参考图9，在所述密封材料层202的背面上形成与通孔互连结构205底部表面相连的第二再布线层211。
所述第二再布线层211的材料为Cu、Al、Ag、Au、Pt、Ni、Ti或W中的一种或几种。第二再布线层211的形成工艺为溅射和刻蚀工艺。在本发明的其他实施例中，也可以采用电镀工艺形成所述第二再布线层211。
参考图10和图11，在第二再布线层211上形成第二凸块213。
所述第二凸块213为焊球，所述焊球材料可以锡、锡银、锡铅、锡银铜、锡银锌、锡锌、锡铋铟、锡铟、锡金、锡铜、锡锌铟或者锡银锑等金属中的一种或者多种。所述第二凸块213可以采用网板印刷和回流工艺形成。
在本发明的其他实施例中，所述第二凸块可以包括位于第二再布线层上的金属柱和位于金属柱顶端表面的焊球。
在形成第二凸块213之前，还包括：形成覆盖所述密封材料层202背面和第二再布线层211的第二钝化层212，所述第二钝化层212中具有暴露第二再布线层211表面的第二开口214，在第二开口214中形成第二凸块213。
上述方法形成的半导体封装结构，请参考图11，包括：
若干半导体芯片200，所述半导体芯片200的表面上具有焊盘201；
密封所述若干半导体芯片200的密封材料层202，所述密封材料层202的正面露出半导体芯片200的表面上的焊盘201；
位于相邻半导体芯片200之间的密封材料层中的通孔互连结构205，通孔互连结构205贯穿密封材料层的厚度；
位于密封材料层202的正面上且与所述焊盘201和通孔互连结构205顶部表面相连接的第一再布线层207；
位于第一再布线层207上的第一凸块210；
位于所述密封材料层202的背面上且与通孔互连结构205底部表面相连的第二再布线层211；
位于第二再布线层211上的第二凸块213。
具体的，所述密封材料层202的材料为树脂，所述树脂为环氧树脂、聚酰亚胺树脂、苯环并丁烯树脂、聚苯并恶唑树脂、PPE树脂、氟树脂或酚醛树脂。本实施例中，所述密封材料层202的材料为环氧树脂。
所述通孔互连结构205的材料为Cu、Al、Ag、Au、Pt、Ni、Ti或W中的一种或几种。
还包括：覆盖所述密封材料层202正面和第一再布线层207的第一钝化层208，所述第一钝化层208中具有暴露第一再布线层207表面的第一开口，第一凸块210位于第一开内。
还包括：覆盖所述密封材料层202的背面和第二再布线层211的第二钝化层212，所述第二钝化层212中具有暴露第二再布线层211表面的第二开口214，第二凸块213位于第二开口内。
所述第一凸块210或第二凸块213可以为焊球。所述第一凸块210或第二凸块213也可以包括金属柱和位于金属柱顶部表面的焊球。
本发明实施例的半导体封装结构，通过通孔互连结构205、第一再布线层205和第二再布线层211，可以将半导体芯片200的焊盘201连接点引至密封材料层202的背面，通过密封材料层202背面上的第二凸块213与其他的电路或芯片相连接，有利于减小密封材料层202正面上的第一凸块210的密度，提高封装结构的可靠性，并且可以实现多个半导体芯片200的一体封装，减小了封装结构的体积。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种半导体封装结构的形成方法，其特征在于，包括：
提供若干半导体芯片，所述半导体芯片的表面上具有焊盘；
将若干半导体芯片通过密封材料层密封，所述密封材料层的正面露出半导体芯片的表面上的焊盘；
在相邻半导体芯片之间的密封材料层中形成通孔互连结构，密封材料层的正面露出通孔互连结构的表面；
在密封材料层的正面上形成与所述焊盘和通孔互连结构顶部表面相连接的第一再布线层；
在所述第一再布线层上形成第一凸块；
平坦化所述密封材料层的背面，暴露出通孔互连结构的底部表面；
在所述密封材料层的背面上形成与通孔互连结构底部表面相连的第二再布线层；
在第二再布线层上形成第二凸块。
2.如权利要求1所述的半导体封装结构的形成方法，其特征在于，所述密封材料层的材料为树脂。
3.如权利要求2所述的半导体封装结构的形成方法，其特征在于，所述树脂为环氧树脂、聚酰亚胺树脂、苯环并丁烯树脂、聚苯并恶唑树脂、PPE树脂、氟树脂或酚醛树脂。
4.如权利要求1所述的半导体封装结构的形成方法，其特征在于，所述通孔互连结构的材料为Cu、Al、Ag、Au、Pt、Ni、Ti或W中的一种或几种。
5.如权利要求4所述的半导体封装结构的形成方法，其特征在于，所述通孔互连结构的形成过程为：在通孔的侧壁和底部以及密封材料层的表面形成种子层；在种子层表面形成光刻胶掩膜，所述光刻胶掩膜中具有暴露通孔的开口；采用电镀工艺在通孔中填充满金属，形成通孔互连结构。
6.如权利要求1所述的半导体封装结构的形成方法，其特征在于，所述通孔互连结构在所述密封材料层中的深度大于所述半导体芯片在所述密封材料层中的深度。
7.如权利要求1所述的半导体封装结构的形成方法，其特征在于，还包括：形成覆盖所述密封材料层正面和第一再布线层的第一钝化层，所述第一钝化层中具有暴露第一再布线层表面的第一开口，在第一开口中形成第一凸块。
8.如权利要求1所述的半导体封装结构的形成方法，其特征在于，还包括：形成覆盖所述密封材料层背面和第二再布线层的第二钝化层，所述第二钝化层中具有暴露第二再布线层表面的第二开口，在第二开口中形成第二凸块。
9.如权利要求7或8所述的半导体封装结构的形成方法，其特征在于，所述第一凸块或第二凸块为焊球。
10.如权利要求7或8所述的半导体封装结构的形成方法，其特征在于，所述第一凸块或第二凸块包括金属柱和位于金属柱顶部表面的焊球。
11.一种半导体封装结构，其特征在于，包括：
若干半导体芯片，所述半导体芯片的表面上具有焊盘；
密封所述若干半导体芯片的密封材料层，所述密封材料层的正面露出半导体芯片的表面上的焊盘；
位于相邻半导体芯片之间的密封材料层中的通孔互连结构，通孔互连结构贯穿密封材料层的厚度；
位于密封材料层的正面上且与所述焊盘和通孔互连结构顶部表面相连接的第一再布线层；
位于第一再布线层上的第一凸块；
位于所述密封材料层的背面上且与通孔互连结构底部表面相连的第二再布线层；
位于第二再布线层上的第二凸块。
12.如权利要求11所述的半导体封装结构，其特征在于，所述密封材料层的材料为树脂。
13.如权利要求12所述的半导体封装结构，其特征在于，所述树脂为环氧树脂、聚酰亚胺树脂、苯环并丁烯树脂、聚苯并恶唑树脂、PPE树脂、氟树脂或酚醛树脂。
14.如权利要求11所述的半导体封装结构，其特征在于，所述通孔互连结构的材料为Cu、Al、Ag、Au、Pt、Ni、Ti或W中的一种或几种。
15.如权利要求11所述的半导体封装结构，其特征在于，还包括：覆盖所述密封材料层正面和第一再布线层的第一钝化层，所述第一钝化层中具有暴露第一再布线层表面的第一开口，第一凸块位于第一开内。
16.如权利要求11所述的半导体封装结构，其特征在于，还包括：覆盖所述密封材料层的背面和第二再布线层的第二钝化层，所述第二钝化层中具有暴露第二再布线层表面的第二开口，第二凸块位于第二开口内。
17.如权利要求15或16所述的半导体封装结构，其特征在于，所述第一凸块或第二凸块为焊球。
18.如权利要求15或16所述的半导体封装结构，其特征在于，所述第一凸块或第二凸块包括金属柱和位于金属柱顶部表面的焊球。
CN201310542790.1A 2013-11-05 2013-11-05 半导体封装结构及其形成方法 Active CN104617034B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310542790.1A CN104617034B (zh) 2013-11-05 2013-11-05 半导体封装结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310542790.1A CN104617034B (zh) 2013-11-05 2013-11-05 半导体封装结构及其形成方法

Publications (2)

Publication Number Publication Date
CN104617034A true CN104617034A (zh) 2015-05-13
CN104617034B CN104617034B (zh) 2018-05-01

Family

ID=53151424

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310542790.1A Active CN104617034B (zh) 2013-11-05 2013-11-05 半导体封装结构及其形成方法

Country Status (1)

Country Link
CN (1) CN104617034B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107799480A (zh) * 2016-08-31 2018-03-13 日月光半导体制造股份有限公司 半导体封装结构及制造其之方法
WO2022012532A1 (zh) * 2020-07-13 2022-01-20 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8133762B2 (en) * 2009-03-17 2012-03-13 Stats Chippac, Ltd. Semiconductor device and method of providing z-interconnect conductive pillars with inner polymer core
CN102637608A (zh) * 2011-02-10 2012-08-15 新科金朋有限公司 半导体器件和形成用于3d fo-wlcsp的垂直互连结构的方法
US20130140683A1 (en) * 2009-08-07 2013-06-06 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Cavity in Build-Up Interconnect Structure for Short Signal Path Between Die

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8133762B2 (en) * 2009-03-17 2012-03-13 Stats Chippac, Ltd. Semiconductor device and method of providing z-interconnect conductive pillars with inner polymer core
US20130140683A1 (en) * 2009-08-07 2013-06-06 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Cavity in Build-Up Interconnect Structure for Short Signal Path Between Die
CN102637608A (zh) * 2011-02-10 2012-08-15 新科金朋有限公司 半导体器件和形成用于3d fo-wlcsp的垂直互连结构的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107799480A (zh) * 2016-08-31 2018-03-13 日月光半导体制造股份有限公司 半导体封装结构及制造其之方法
US10879215B2 (en) 2016-08-31 2020-12-29 Advanced Semiconductor Engineering, Inc. Method for manufacturing a semiconductor device package
WO2022012532A1 (zh) * 2020-07-13 2022-01-20 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构

Also Published As

Publication number Publication date
CN104617034B (zh) 2018-05-01

Similar Documents

Publication Publication Date Title
US10566320B2 (en) Method for fabricating electronic package
US6818980B1 (en) Stacked semiconductor package and method of manufacturing the same
JP5383024B2 (ja) 多層半導体パッケージ
CN106486383A (zh) 封装结构及其制造方法
KR100925665B1 (ko) 시스템 인 패키지 및 그 제조 방법
CN104538375A (zh) 一种扇出PoP封装结构及其制造方法
US20070141761A1 (en) Method for fabricating semiconductor packages, and structure and method for positioning semiconductor components
JP2008277569A (ja) 半導体装置及びその製造方法
KR20120062457A (ko) 솔더 접합 신뢰도를 높이는 반도체 패키지용 인쇄회로기판 및 이를 포함하는 반도체 패키지
KR100885918B1 (ko) 반도체 디바이스 스택 패키지, 이를 이용한 전기장치 및 그패키지의 제조방법
CN114497019A (zh) 一种多芯片立体集成结构及制作方法
CN112420641A (zh) 一种功率元件封装结构及其制备方法
CN104617034A (zh) 半导体封装结构及其形成方法
CN103887187B (zh) 半导体封装结构的形成方法
KR100713931B1 (ko) 고속 및 고성능의 반도체 패키지
CN112185903A (zh) 电子封装件及其制法
US20080237831A1 (en) Multi-chip semiconductor package structure
US20080164620A1 (en) Multi-chip package and method of fabricating the same
CN104916599A (zh) 芯片封装方法和芯片封装结构
US11133284B2 (en) Semiconductor package device
CN207250493U (zh) 一种三维芯片封装结构
KR20110004120A (ko) 반도체 패키지 및 그 제조방법
KR101089647B1 (ko) 단층 패키지 기판 및 그 제조방법
CN212342601U (zh) 一种多芯片超薄扇出型封装结构
CN106158782B (zh) 电子封装件及其制法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20180531

Address after: No. 18 Zhangjiang Road, Pudong New Area, Shanghai

Co-patentee after: Core integrated circuit (Ningbo) Co., Ltd.

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: No. 18 Zhangjiang Road, Pudong New Area, Shanghai

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation

TR01 Transfer of patent right