CN111273152A - 用于动态抓点的芯片失效分析的方法 - Google Patents

用于动态抓点的芯片失效分析的方法 Download PDF

Info

Publication number
CN111273152A
CN111273152A CN202010069875.2A CN202010069875A CN111273152A CN 111273152 A CN111273152 A CN 111273152A CN 202010069875 A CN202010069875 A CN 202010069875A CN 111273152 A CN111273152 A CN 111273152A
Authority
CN
China
Prior art keywords
chip
tested
pcb
pin
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010069875.2A
Other languages
English (en)
Inventor
张雨田
曾志敏
张庆文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202010069875.2A priority Critical patent/CN111273152A/zh
Publication of CN111273152A publication Critical patent/CN111273152A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本申请公开了一种用于动态抓点的芯片失效分析的方法，涉及芯片失效分析领域。该方法包括将待测芯片安装在PCB板上，所述PCB板上至少设置有芯片连接座、电池和芯片引脚插针；将所述待测芯片通过所述PCB板上的引脚插针与测试机连接；将所述测试机、所述待测芯片与所述电池连接；通过所述测试机向所述待测芯片发送激励模式，所述激励模式用于令所述待测芯片进入预定激发状态中的一种；断开所述测试机与所述待测芯片、所述PCB板的连接；解决了目前进行动态抓点时需要搬动测试机的问题；达到了避免搬动测试机台，不限制测试机的位置，维持芯片状态方便进行动态抓点的效果。

Description

用于动态抓点的芯片失效分析的方法
技术领域
本申请涉及芯片失效分析领域，具体涉及一种用于动态抓点的芯片失效分析的方法。
背景技术
集成电路芯片在研制、生产和使用过程中难免会发生失效，为了找到芯片失效的原因，需要对失效的芯片进行失效分析。在对失效芯片定位缺陷位置时，可以采用动态抓点的方式。动态抓点常用的技术包括光束诱导电阻变化(Optical Beam Induced ResistanceChange，OBIRCH)和微光显微镜(Emission Microscope，EMMI)，若芯片处于特定状态，则芯片电路会有特定电平状态，有缺陷的芯片在某些位置可能会出现如下特征：1、激光照射后热特性不同，进而影响电源上的电流；2、有不同于正常芯片的光子发射出来，因此可以通过这些特征定位缺陷位置。
目前在进行动态抓点时令芯片进入特定状态的方法有两种，一是使用FPGA(FieldProgrammable Gate Array，现场可编程逻辑门阵列)产生pattern(模式)，二是使用测试机发送pattern。然而，采用方法一需要另外开发相应地FPGA程序，采用方法二需要搬动测试机。
发明内容
本申请提供了一种用于动态抓点的芯片失效分析的方法，可以解决相关技术中需要开发FPGA程序或者需要搬动测试机进行动态抓点的问题。
一方面，本申请实施例提供了一种用于动态抓点的芯片失效分析的方法，该方法包括：
将待测芯片安装在PCB板上，PCB板上至少设置有芯片连接座、电池和芯片引脚插针；
将待测芯片通过PCB板上的引脚插针与测试机连接；
将测试机、待测芯片与电池连接；
通过测试机向待测芯片发送激励模式，激励模式用于令待测芯片进入预定激发状态中的一种；
断开测试机与待测芯片、PCB板的连接。
可选的，该方法还包括：
将待测芯片的测试引脚与状态监控设备连接，状态监控设备用于监控待测芯片是否维持进入的预定激发状态。
可选的，该方法还包括：
将PCB板移动至抓点机台，对待测芯片进行动态抓点。
可选的，在PCB板上，电池的正极和负极之间连接有稳压电容。
可选的，待测芯片通过芯片引脚插针与的电池的正极、负极连接。
可选的，在PCB板上，芯片连接座的两侧分别设置有3排芯片引脚插针，每排芯片引脚插针与芯片连接座连接。
可选的，电池为锂电池。
可选的，预定激发状态至少包括擦状态、写状态、读状态、静态电流状态、动态电流状态。
本申请技术方案，至少包括如下优点：
通过将待测芯片安装在PCB板上，将待测芯片通过PCB板上的引脚插针与测试机连接，将测试机、待测芯片与电池连接，通过测试机向待测芯片发送激励模式，令待测芯片进入预定激发状态中的一种，断开测试机与待测芯片、PCB板的连接；解决了目前进行动态抓点时需要搬动测试机的问题；达到了避免搬动测试机台，不限制测试机的位置，维持芯片状态方便进行动态抓点的效果。
此外，由于测试机发送激励模式(pattern)令待测芯片进入预定激发状态后，PCB板可以保持待测芯片的状态，也不需要另行开发FPGA程序来令待测芯片进入特定的状态，减少了开发成本。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的一种用于动态抓点的芯片失效分析的方法的流程图；
图2是本申请实施例提供的PCB板的示意图；
图3是本申请实施例提供的用于动态抓点的芯片失效分析的实施示意图；
图4是本申请实施例提供的用于动态抓点的芯片失效分析的实施示意图；
图5是本申请实施例提供的另一种用于动态抓点的芯片失效分析的方法的流程图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
请参考图1，其示出了本申请实施例提供一种用于动态抓点的芯片失效分析方法的流程图，如图1所示，该方法可以包括如下步骤：
步骤101，将待测芯片安装于PCB板上，PCB板上至少设置有芯片连接座、电池、芯片引脚插针。
如图2所示，PCB板20上至少设置有芯片连接座21、电池28和芯片引脚插针。
PCB板20上的芯片引脚插针与芯片连接座21连接。芯片引脚插针至少包括接地引脚22和电源引脚23。
将待测芯片30安装于PCB板20上的芯片连接座21，待测芯片30的引脚通过芯片连接座21与PCB板20上的芯片引脚插针连接，如图3所示。
可选的，芯片引脚插针设置在芯片连接座21的两侧。
步骤102，将待测芯片通过PCB板上的引脚插针与测试机连接。
将PCB板移动至测试机附近，利用导线将测试机与PCB板上的芯片引脚插针连接。
如图3所示，测试机31通过导线与芯片引脚插针24和芯片引脚插针25连接，测试机31通过芯片引脚插针24和芯片引脚插针25与待测芯片30连接。
步骤103，将测试机、待测芯片与电池连接。
将测试机与电池连接，通过芯片引脚插针将待测芯片与电池连接。电池为测试机和待测芯片提供工作电源。
需要说明的是，步骤103还可以在步骤102之后执行，本申请实施例对此不作限定。
步骤104，通过测试机向待测芯片发送激励模式，激励模式用于令待测芯片进入预定激发状态中的一种。
使用测试机向待测芯片发送符合测试协议的激励模式(pattern)，令待测芯片进入预定激发状态中的一种。
可选的，预定激发状态至少包括擦状态、写状态、读状态、静态电流(ISB)状态、动态电流(IDD)状态等。
比如，通过测试机向待测芯片发送激励模式，令待测芯片进入擦状态，或，令待测芯片进入读状态，或，令待测芯片进入写状态。
需要说明的是，测试机发送的激励模式令待测芯片进入的预定激发状态不局限于本申请实施例列举的预定激发状态，本申请实施例提供的预定激发状态仅为举例说明，对待测芯片可进入的预定激发状态类型不作限制，待测芯片的预定激发状态均可通过接收测试机发送的激励模式进入。
步骤105，断开测试机与待测芯片、PCB板的连接。
断开PCB板20上芯片引脚插针24和芯片引脚插针25与测试机31的连接，以及断开测试机31与PCB板20上电池的连接，如图4所示。
由于PCB板上电池和芯片引脚插针的连接仍保持，即电池供电仍为待测芯片供电，此时待测芯片与测试机的连接断开后，待测芯片也不会掉出状态。
比如，待测芯片进入擦状态后，断开待测芯片与测试机的连接，以及断开测试机与PCB板的连接，待测芯片仍保持擦状态。
PCB板、待测芯片与测试机断开连接后，可以移动PCB至其他地方进行后续的动态抓点。
综上所述，本申请实施例通过将待测芯片安装在PCB板上，将待测芯片通过PCB板上的引脚插针与测试机连接，将测试机、待测芯片与电池连接，通过测试机向待测芯片发送激励模式，令待测芯片进入预定激发状态中的一种，断开测试机与待测芯片、PCB板的连接；解决了目前进行动态抓点时需要搬动测试机的问题；达到了避免搬动测试机台，不限制测试机的位置，维持芯片状态方便进行动态抓点的效果。
此外，由于测试机发送激励模式(pattern)令待测芯片进入预定激发状态后，PCB板可以保持待测芯片的状态，也不需要另行开发FPGA程序来令待测芯片进入特定的状态，减少了开发成本。
请参考图5，其示出本申请实施例提供的另一种用于动态抓点的芯片失效分析方法的流程图，如图5所示，该方法至少包括如下步骤：
步骤501，将待测芯片安装于PCB板上，PCB板上至少设置有芯片连接座、电池、芯片引脚插针。
如图2所示，PCB板20上至少设置有芯片连接座21、电池28和芯片引脚插针。
PCB板20上的芯片引脚插针与芯片连接座21连接。芯片引脚插针至少包括接地引脚22和电源引脚23。
可选的，芯片引脚插针设置在芯片连接座21的两侧。
可选的，芯片连接座21的两侧分别设置有3排芯片引脚插针，每排芯片引脚插针与芯片连接座21连接。每侧的3排芯片引脚插针为并列关系，每侧相同位置的芯片引脚插针连接待测芯片的同一个引脚，比如：在芯片连接座21左侧，第1排中的第1个引脚插针与第2排中的第2个引脚插针连接待测芯片的同一个引脚。
将待测芯片30安装于PCB板20上的芯片连接座21，待测芯片30的引脚通过芯片连接座21与PCB板20上的芯片引脚插针连接。
可选的，芯片连接座的表面设置有引脚插座，通过芯片连接座上的引脚插座安装待测芯片，并令待测芯片与PCB板上的芯片引脚插针连接。
在PCB板上设置有电池28的正极26和负极27，电池的正极26和负极27之间连接有稳压电容C，如图2所示。稳压电容C用于令电池供电更稳定。
步骤502，将待测芯片通过PCB板上的引脚插针与测试机连接。
将PCB板移动至测试机附近，利用导线将测试机与PCB板上的芯片引脚插针连接。
如图3所示，测试机31通过导线与芯片引脚插针24和芯片引脚插针25连接，测试机31通过芯片引脚插针24和芯片引脚插针25与待测芯片30连接。
步骤503，将测试机、待测芯片与电池连接。
如图3所示，通过导线将测试机31与电池28的正极26、负极27连接，通过芯片引脚插针22将待测芯片30与电池28的负极27连接，通过芯片引脚插针23将待测芯片30与电池28的正极26连接。电池为测试机和待测芯片提供工作电源。
需要说明的是，步骤503还可以在步骤502之后执行，本申请实施例对此不作限定。
步骤504，将待测芯片的测试引脚与状态监控设备连接，状态监控设备用于监控待测芯片是否维持进入的预定激发状态。
由于动态抓点过程需要较长的时间，为了防止待测芯片因某些情况，比如电压抖动，跳出预定激发状态，增加状态监控设置来监控待测芯片的内部状态是否正确。
增加状态监控设备，将状态监控设备与待测芯片的测试引脚TP(Tset Pin)引脚连接。
由于待测芯片30的TP引脚通过芯片引脚插针上的插针引出，将状态监控设备32与芯片引脚插针上的对应插针连接，如图3或图4所示。
可选的，状态监控设备为万用表，通过状态监控设备监测待测芯片的TP引脚的电压状态来监测待测芯片的内部状态。
比如：在flash测试时加一个高压输出，若状态监控设备上观察到高压持续，则说明待测芯片的内部状态正确，待测芯片未跳出预定激发状态，可以继续抓点。
比如：通过测试机发送特定激励模式，令待测芯片进入擦(Erase)状态，同时内部高压输出到TP引脚上，通过万用表监控待测芯片的TP引脚对应的插针的电压来判断待测芯片是否维持在擦状态。
比如：测试机发送特定的激励模式令待测芯片进入ISB状态，通过万用表监控待测芯片的电源上的电流来判断芯片是否维持ISB状态。
需要说明的是，步骤504可以在步骤503之前执行，也可以在步骤502之前执行，本申请实施例对此不作限定。
步骤505，通过测试机向待测芯片发送激励模式，激励模式用于令待测芯片进入预定激发状态中的一种。
使用测试机向待测芯片发送符合测试协议的激励模式(pattern)，令待测芯片进入预定激发状态中的一种。
可选的，预定激发状态至少包括擦状态、写状态、读状态、静态电流(ISB)状态、动态电流(IDD)状态等。
比如，通过测试机向待测芯片发送激励模式，令待测芯片进入擦状态，或，令待测芯片进入读状态，或，令待测芯片进入写状态。
步骤506，断开测试机与待测芯片、PCB板的连接。
断开PCB板20上芯片引脚插针24和芯片引脚插针25与测试机31的连接，以及断开测试机31与PCB板20上电池的连接也即断开电池的正极26和负极27与测试机31的连接，如图4所示。
由于PCB板上电池和芯片引脚插针的连接仍保持，即电池仍为待测芯片供电，此时待测芯片与测试机的连接断开后，待测芯片也不会掉出状态。
比如，待测芯片进入擦状态后，断开待测芯片与测试机的连接，以及断开测试机与PCB板的连接，待测芯片仍保持擦状态。
状态监控设备与PCB板上芯片引脚插针的连接保持，由状态监控设备持续监控待测芯片的TP引脚来判断待测芯片是否维持进入的预定状态。
PCB板、待测芯片与测试机断开连接后，可以移动PCB至其他地方进行后续的动态抓点。
步骤507，将PCB板移动至抓点机台，对待测芯片进行动态抓点。
移动PCB板过程中保持芯片引脚插针与电池的正负极的连接，以及保持芯片引脚插针与状态监控设备的连接。
由于待测芯片仍保持预定激发状态，故可以对待测芯片进行动态抓点。利用动态抓点获得的特征，可以定位芯片的缺陷位置。
综上所述，本申请实施例通过将待测芯片安装在PCB板上，将待测芯片通过PCB板上的引脚插针与测试机连接，将测试机、待测芯片与电池连接，通过测试机向待测芯片发送激励模式，令待测芯片进入预定激发状态中的一种，断开测试机与待测芯片、PCB板的连接；解决了目前进行动态抓点时需要搬动测试机的问题；达到了避免搬动测试机台，不限制测试机的位置，维持芯片状态方便进行动态抓点的效果。
此外，由于测试机发送激励模式(pattern)令待测芯片进入预定激发状态后，PCB板可以保持待测芯片的状态，也不需要另行开发FPGA程序来令待测芯片进入特定的状态，减少了开发成本。
在基于图1或图5所示的可选实施例中，电池为锂电池。
需要说明的是，本申请实施例中电池还可以为其他类型的电池，该电池只需方便跟随PCB板移动即可，本申请实施例对电池的类型不作限定。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (8)

1.一种用于动态抓点的芯片失效分析的方法，其特征在于，所述方法包括：
将待测芯片安装在PCB板上，所述PCB板上至少设置有芯片连接座、电池和芯片引脚插针；
将所述待测芯片通过所述PCB板上的引脚插针与测试机连接；
将所述测试机、所述待测芯片与所述电池连接；
通过所述测试机向所述待测芯片发送激励模式，所述激励模式用于令所述待测芯片进入预定激发状态中的一种；
断开所述测试机与所述待测芯片、所述PCB板的连接。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
将所述待测芯片的测试引脚与状态监控设备连接，所述状态监控设备用于监控所述待测芯片是否维持进入的预定激发状态。
3.根据权利要求1所述的方法，其特征在于，所述方法还包括：
将所述PCB板移动至抓点机台，对所述待测芯片进行动态抓点。
4.根据权利要求1所述的方法，其特征在于，在所述PCB板上，所述电池的正极和负极之间连接有稳压电容。
5.根据权利要求1所述的方法，其特征在于，所述待测芯片通过芯片引脚插针与所述的电池的正极、负极连接。
6.根据权利要求1至5任一所述的方法，其特征在于，在所述PCB板上，所述芯片连接座的两侧分别设置有3排芯片引脚插针，每排芯片引脚插针与所述芯片连接座连接。
7.根据权利要求1至5任一所述的方法，其特征在于，所述电池为锂电池。
8.根据权利要求1至5任一所述的方法，其特征在于，所述预定激发状态至少包括擦状态、写状态、读状态、静态电流状态、动态电流状态。
CN202010069875.2A 2020-01-19 2020-01-19 用于动态抓点的芯片失效分析的方法 Pending CN111273152A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010069875.2A CN111273152A (zh) 2020-01-19 2020-01-19 用于动态抓点的芯片失效分析的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010069875.2A CN111273152A (zh) 2020-01-19 2020-01-19 用于动态抓点的芯片失效分析的方法

Publications (1)

Publication Number Publication Date
CN111273152A true CN111273152A (zh) 2020-06-12

Family

ID=70999056

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010069875.2A Pending CN111273152A (zh) 2020-01-19 2020-01-19 用于动态抓点的芯片失效分析的方法

Country Status (1)

Country Link
CN (1) CN111273152A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112185926A (zh) * 2020-09-10 2021-01-05 上海华虹宏力半导体制造有限公司 芯片焊盘引出装置及方法
CN113341297A (zh) * 2021-05-26 2021-09-03 长江存储科技有限责任公司 一种抓点测试系统及方法
WO2024082812A1 (zh) * 2022-10-19 2024-04-25 深圳市紫光同创电子有限公司 Fpga存储单元失效分析方法、装置、电子设备以及存储介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1940539A (zh) * 2005-09-29 2007-04-04 中芯国际集成电路制造(上海)有限公司 发射显微镜检测芯片高温缺陷的装置及方法
CN102116838A (zh) * 2010-01-05 2011-07-06 上海华虹Nec电子有限公司 微光显微镜芯片失效分析方法及系统
CN103185856A (zh) * 2011-12-31 2013-07-03 中芯国际集成电路制造(上海)有限公司 失效分析专用载板、测试设备、芯片电性失效分析的方法
CN103487744A (zh) * 2013-05-07 2014-01-01 上海华力微电子有限公司 一种动态emmi系统及其实现方法和应用方法
CN104049199A (zh) * 2014-06-16 2014-09-17 武汉新芯集成电路制造有限公司 一种失效分析系统
CN104965165A (zh) * 2015-07-13 2015-10-07 江苏杰进微电子科技有限公司 一种小微型集成电路可靠性测试仪及测试方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1940539A (zh) * 2005-09-29 2007-04-04 中芯国际集成电路制造(上海)有限公司 发射显微镜检测芯片高温缺陷的装置及方法
CN102116838A (zh) * 2010-01-05 2011-07-06 上海华虹Nec电子有限公司 微光显微镜芯片失效分析方法及系统
CN103185856A (zh) * 2011-12-31 2013-07-03 中芯国际集成电路制造(上海)有限公司 失效分析专用载板、测试设备、芯片电性失效分析的方法
CN103487744A (zh) * 2013-05-07 2014-01-01 上海华力微电子有限公司 一种动态emmi系统及其实现方法和应用方法
CN104049199A (zh) * 2014-06-16 2014-09-17 武汉新芯集成电路制造有限公司 一种失效分析系统
CN104965165A (zh) * 2015-07-13 2015-10-07 江苏杰进微电子科技有限公司 一种小微型集成电路可靠性测试仪及测试方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
陈选龙 等: "联用动态EMMI与FIB的集成电路失效分析", 《微电子学》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112185926A (zh) * 2020-09-10 2021-01-05 上海华虹宏力半导体制造有限公司 芯片焊盘引出装置及方法
CN112185926B (zh) * 2020-09-10 2023-04-28 上海华虹宏力半导体制造有限公司 芯片焊盘引出装置及方法
CN113341297A (zh) * 2021-05-26 2021-09-03 长江存储科技有限责任公司 一种抓点测试系统及方法
WO2024082812A1 (zh) * 2022-10-19 2024-04-25 深圳市紫光同创电子有限公司 Fpga存储单元失效分析方法、装置、电子设备以及存储介质

Similar Documents

Publication Publication Date Title
CN111273152A (zh) 用于动态抓点的芯片失效分析的方法
TWI472780B (zh) 半導體裝置測試系統
JP4532570B2 (ja) 回路基板検査装置および回路基板検査方法
KR20070080231A (ko) 수리 디바이스 및 수리 방법
CN105785607A (zh) 显示基板、点灯设备及点灯测试探针对位检测方法
CN110383443A (zh) 检查系统以及检查系统的故障分析和预知方法
KR101798440B1 (ko) 반도체 장치의 검사 장치 및 반도체 장치의 검사 방법
CN103543368A (zh) 集成电路开/短路测试方法及测试机
KR100652421B1 (ko) 도넛형 병렬 프로브 카드 및 이를 이용한 웨이퍼 검사방법
JP6104578B2 (ja) 検査装置および検査方法
JP2008211121A (ja) 半導体素子の特性検査用治具、特性検査装置、特性検査方法
KR101281823B1 (ko) 고정형 파워 보드와 교체형 코어 보드를 포함하는 자동 테스트 장치
US20080265920A1 (en) Probe card
JP2011033549A (ja) プローブカードの検査方法、半導体装置の検査方法及びプローブカード
US20050146337A1 (en) Method of manufacturing and testing semiconductor device using assembly substrate
CN212965289U (zh) 便携式数字集成电路测试仪
JP5056736B2 (ja) 検査装置、及び検査方法
CN220730359U (zh) 一种引脚焊接通断测试装置
TWI786702B (zh) 積體電路裝置之檢測系統、訊號源及電源供應裝置
KR20140009027A (ko) 기판 검사 장치 및 기판 검사 방법
CN219105126U (zh) 一种用于测试led发光器件的测试装置
CN220542384U (zh) 测试装置及系统
US6715114B2 (en) Test method and apparatus for semiconductor device
KR100685129B1 (ko) 포고핀 접속 체크 보드
CN116129979A (zh) 对闪存器件内部的漏电位置进行失效定位的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200612