CN112185926B - 芯片焊盘引出装置及方法 - Google Patents

芯片焊盘引出装置及方法 Download PDF

Info

Publication number
CN112185926B
CN112185926B CN202010943997.XA CN202010943997A CN112185926B CN 112185926 B CN112185926 B CN 112185926B CN 202010943997 A CN202010943997 A CN 202010943997A CN 112185926 B CN112185926 B CN 112185926B
Authority
CN
China
Prior art keywords
chip
pcb
pad
auxiliary
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010943997.XA
Other languages
English (en)
Other versions
CN112185926A (zh
Inventor
周琛杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202010943997.XA priority Critical patent/CN112185926B/zh
Publication of CN112185926A publication Critical patent/CN112185926A/zh
Application granted granted Critical
Publication of CN112185926B publication Critical patent/CN112185926B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2898—Sample preparation, e.g. removing encapsulation, etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本申请公开了一种芯片焊盘引出装置及方法，涉及半导体制造领域。该芯片焊盘引出装置包括PCB板、设置在所述PCB板上的若干个金属针和若干个辅助焊片、底座；PCB板的中间区域上设有开口；所述辅助焊片设置在所述开口的外侧，所述金属针设置在所述PCB板正面的两端，所述金属针与所述辅助焊片一一对应连接；所述底座设置在所述PCB板的背面；解决了目前进行失效分析的故障定位时，对芯片加压限制较多的问题；达到了高效便捷地对芯片加压的效果。

Description

芯片焊盘引出装置及方法
技术领域
本申请涉及半导体制造领域，具体涉及一种芯片焊盘引出装置及方法。
背景技术
在半导体制造中，芯片加工需要经历许多工艺环节，每道工艺都可能引起芯片中各种各样的缺陷。为了提高良品率，需要对芯片的缺陷进行分析、诊断。
当晶圆级芯片出现失效故障时，需要对晶圆级芯片进行失效分析。失效分析方法中的失效定位技术包括EMMI(emission microscope，微光显微镜)分析、OBIRCH(OpticalBeam Induced Resistance Change，激光束电阻异常侦测)分析等。此外，进行失效分析还需要复现芯片的失效现象，可以采用对芯片加压的方式复现失效现象。
传统的芯片加压方法包括探针、针卡、封装打线，然而，采用探针加压，受限于探针台的个数，不能对多个焊盘(pad)加压；采用针卡或封装打线加压，准备工作耗时较长，无法快速方便地实现加压。
发明内容
为了解决相关技术中的问题，本申请提供了一种芯片焊盘引出装置及方法，该技术方案如下：
第一方面，本申请实施例提供了一种芯片焊盘引出装置，包括PCB板、底座、设置在所述PCB板上的若干个金属针和若干个辅助焊片；
所述PCB板的中间区域上设有开口；
所述辅助焊片设置在所述开口的外侧，所述金属针设置在所述PCB板正面的两端，所述金属针与所述辅助焊片一一对应连接；
所述底座设置在所述PCB板的背面。
可选的，所述PCB板的内部设置有连接电路，所述辅助焊片与所述金属针通过所述连接电路一一对应连接。
可选的，所述PCB板上设置有凹槽，所述凹槽包围所述开口；
所述辅助焊片设置在所述凹槽表面。
可选的，所述底座为吸盘，所述PCB板背面的两端分别设置吸盘。
可选的，所述PCB板的每端设置有若干排金属针。
第二方面，本申请实施例提供了一种芯片焊盘引出方法，该方法包括：
确定晶圆上的目标芯片；
将如第一方面所示的芯片焊盘引出装置放置在所述晶圆表面，令所述目标芯片位于所述芯片焊盘引出装置上的开口下方；
将所述目标芯片的焊盘键合至所述芯片焊盘引出装置上的辅助焊片；
将加压设备的电缆连接至键合有焊盘的辅助焊片对应的金属针；
通过所述金属针对所述目标芯片施加预定电压。
可选的，所述芯片焊盘引出装置的底座为吸盘，将所述芯片焊盘引出装置放置在所述晶圆表面，令所述目标芯片位于所述芯片焊盘引出装置上的开口下方，包括：
将所述芯片焊盘引出装置移动至所述晶圆上方，令所述目标芯片位于所述芯片焊盘引出装置上开口的下方；
通过所述吸盘将所述芯片焊盘引出装置固定在所述晶圆表面。
可选的，所述将所述目标芯片的焊盘键合至所述芯片焊盘引出装置上的辅助焊片，包括：
确定所述目标芯片的待键合焊盘；
将所述待键合焊盘键合至所述辅助焊片。
本申请技术方案，至少包括如下优点：
本申请实施例提供的芯片焊盘引出装置，包括PCB板、底座、设置在PCB板上一一对应的金属针和辅助焊片，PCB板上设置有开口，辅助焊片设置在开口的外侧，开口可以令目标芯片露出，方便检测设备检测目标芯片，在对目标芯片焊盘进行加压时，通过该芯片焊盘引出装置引出目标芯片上的焊盘，不会受限于探针台的个数，对加压焊盘的个数没有限制，在进行对目标芯片加压的准备工作时，不需要破坏晶圆，且耗时较短，解决了目前进行失效分析的故障定位时，对芯片加压限制较多的问题；达到了高效便捷地对芯片加压的效果。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的一种芯片焊盘引出装置的俯视图；
图2是本申请实施例提供的一种芯片焊盘引出装置的正视图；
图3是本申请实施例提供的芯片焊盘引出装置引出芯片焊盘的示意图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
本申请实施例提供了一种芯片焊盘引出装置，如图1和图2所示，该芯片焊盘引出装置包括PCB板11、底座14、设置在PCB板11上的若干个金属针12和若干个辅助焊片13。
PCB板11的中间区域设有开口15。
辅助焊片13设置在开口15的外侧。辅助焊片13的数量根据实际情况确定，本申请实施例对此不作限定。
金属针12设置在PCB板11正面的两端，金属针12与辅助焊片13一一对应连接，即每个金属针都具有唯一对应的一个辅助焊片。
金属针的数量与辅助焊片的数量相同。
底座14设置在PCB板11的背面，PCB板背面的每端有一个底座，底座用于支撑PCB板11。
PCB板11具有一定的厚度，PCB板11内部设置有连接电路，辅助焊片13与金属针12通过连接电路一一对应连接。
为了方便后续检测目标芯片在失效状态下的故障特点，可能会使用到一些检测仪器，为了方便检测仪器的镜头对准目标芯片，PCB板11上还设置有凹槽16，凹槽16包围开口15，辅助焊片13设置在凹槽16表面。通过凹槽令辅助焊片13的表面低于PCB板11的表面，在辅助焊片与目标芯片上的焊盘键合后，键合线不会凸出于PCB板11的表面。
在一个例子中，底座为吸盘，PCB板背面的两端分别设置吸盘。通过吸盘固定在目标芯片所在晶圆的表面，不会损伤晶圆，在对目标芯片加压时，芯片焊盘引出装置也不会在晶圆表面随意移动。
可选的，PCB板的每端设置有若干排金属针，比如：PCB板的每端设置有1排或2排或3排金属针；每排金属针的数量根据实际情况确定。
金属针凸出于PCB板的表面，方便金属针与电缆连接。
芯片焊盘引出装置中的PCB板的尺寸根据实际情况确定，一般情况下，选用的PCB板的尺寸小于晶圆的尺寸。
本申请实施例提供了一种芯片焊盘引出方法，该方法利用如图1和图2所示的芯片焊盘引出装置引出目标芯片上的焊盘。该芯片焊盘引出方法至少包括如下步骤：
步骤11，确定晶圆上的目标芯片。
在对晶圆级芯片进行失效分析之前，需要确定目标芯片在晶圆上的位置。
步骤12，将芯片焊盘引出装置放置在晶圆表面，令目标芯片位于芯片焊盘引出装置的开口下方。
当芯片焊盘引出装置放置在晶圆表面时，目标芯片暴露在芯片片焊盘引出装置的开口下方。
可选的，芯片焊盘引出装置的底座为吸盘，先将芯片焊盘引出装置移动至晶圆上方，令目标芯片位于芯片焊盘引出装置上开口的正下方；再通过吸盘将芯片焊盘引出装置固定在晶圆表面。
如图3所示，芯片焊盘引出装置固定在晶圆20的表面，晶圆20分布有若干芯片，目标芯片21完全位于芯片焊盘引出装置的下方。
步骤13，将目标芯片的焊盘键合至芯片焊盘引出装置上的辅助焊片。
确定目标芯片的待键合焊盘，将待键合焊盘键合至辅助焊片。
如图3所示，目标芯片21上的待键合焊盘键合至辅助焊片13。
步骤14，将加压设备的电缆连接至键合有焊盘的辅助焊片对应的金属针。
由于金属针与辅助焊片对应，需要确定键合有焊盘的辅助焊片对应的金属针，然后将加压设备的电缆30连接至确定出的金属针。通过辅助焊片、金属针引出目标芯片上的焊盘。
步骤15，通过金属针对目标芯片施加预定电压。
加压设备输出预定电压，通过金属针、辅助焊片实现对目标芯片的加压。
综上所述，在对目标芯片焊盘进行加压时，通过本申请实施例提供的芯片焊盘引出装置引出目标芯片上的焊盘，不会受限于探针台的个数，对加压焊盘的个数没有限制，在进行对目标芯片加压的准备工作时，不需要破坏晶圆，且耗时较短，解决了目前进行失效分析的故障定位时，对芯片加压限制较多的问题；达到了高效便捷地对芯片加压的效果。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (7)

1.一种芯片焊盘引出装置，其特征在于，包括PCB板、底座、设置在所述PCB板上的若干个金属针和若干个辅助焊片；
所述PCB板的中间区域上设有开口；
所述PCB板上设置有凹槽，所述凹槽包围所述开口；
所述辅助焊片设置在所述开口的外侧的所述凹槽表面，所述金属针设置在所述PCB板正面的两端，所述金属针与所述辅助焊片一一对应连接；
所述底座设置在所述PCB板的背面；
其中，在对晶圆表面的目标芯片进行失效分析的过程中，将所述芯片焊盘引出装置放置在晶圆表面，令待检测的所述目标芯片位于所述开口下方。
2.根据权利要求1所述的芯片焊盘引出装置，其特征在于，所述PCB板的内部设置有连接电路，所述辅助焊片与所述金属针通过所述连接电路一一对应连接。
3.根据权利要求1所述的芯片焊盘引出装置，其特征在于，所述底座为吸盘，所述PCB板背面的两端分别设置吸盘。
4.根据权利要求1所述的芯片焊盘引出装置，其特征在于，所述PCB板的每端设置有若干排金属针。
5.一种芯片焊盘引出方法，其特征在于，所述方法包括：
确定晶圆上的目标芯片；
将如权利要求1至4任一所述的芯片焊盘引出装置放置在所述晶圆表面，令所述目标芯片位于所述芯片焊盘引出装置上的开口下方，其中，所述PCB板上设置有凹槽，所述凹槽包围所述开口；
将所述目标芯片的焊盘键合至所述芯片焊盘引出装置上的辅助焊片，其中，所述辅助焊片设置在所述开口的外侧的所述凹槽表面；
将加压设备的电缆连接至键合有焊盘的辅助焊片对应的金属针；
通过所述金属针对所述目标芯片施加预定电压。
6.根据权利要求5所述的方法，其特征在于，所述芯片焊盘引出装置的底座为吸盘，将所述芯片焊盘引出装置放置在所述晶圆表面，令所述目标芯片位于所述芯片焊盘引出装置上的开口下方，包括：
将所述芯片焊盘引出装置移动至所述晶圆上方，令所述目标芯片位于所述芯片焊盘引出装置上开口的下方；
通过所述吸盘将所述芯片焊盘引出装置固定在所述晶圆表面。
7.根据权利要求5所述的方法，其特征在于，所述将所述目标芯片的焊盘键合至所述芯片焊盘引出装置上的辅助焊片，包括：
确定所述目标芯片的待键合焊盘；
将所述待键合焊盘键合至所述辅助焊片。
CN202010943997.XA 2020-09-10 2020-09-10 芯片焊盘引出装置及方法 Active CN112185926B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010943997.XA CN112185926B (zh) 2020-09-10 2020-09-10 芯片焊盘引出装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010943997.XA CN112185926B (zh) 2020-09-10 2020-09-10 芯片焊盘引出装置及方法

Publications (2)

Publication Number Publication Date
CN112185926A CN112185926A (zh) 2021-01-05
CN112185926B true CN112185926B (zh) 2023-04-28

Family

ID=73920434

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010943997.XA Active CN112185926B (zh) 2020-09-10 2020-09-10 芯片焊盘引出装置及方法

Country Status (1)

Country Link
CN (1) CN112185926B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2879196Y (zh) * 2006-02-22 2007-03-14 威盛电子股份有限公司 芯片测试模块
CN201967246U (zh) * 2010-12-31 2011-09-07 博嘉圣（福州）微电子科技有限公司 适用于半导体测试刀片针的pcb板
CN208158980U (zh) * 2018-05-09 2018-11-27 中国电子科技集团公司第二十研究所 一种用于裸芯片测试的贴边双台阶凹槽pcb板结构
CN111273152A (zh) * 2020-01-19 2020-06-12 上海华虹宏力半导体制造有限公司 用于动态抓点的芯片失效分析的方法
CN210775740U (zh) * 2019-08-02 2020-06-16 苏州浪潮智能科技有限公司 一种电路板测试用组合构件

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3846780B2 (ja) * 2002-01-29 2006-11-15 株式会社日立コミュニケーションテクノロジー 実装基板試験用治具とこの実装基板試験用治具のテストピン挿入方法
CN202210138U (zh) * 2011-08-12 2012-05-02 珠海天威技术开发有限公司 用于打印耗材芯片的测试机、写码机以及写码/测试一体机
WO2017210108A1 (en) * 2016-06-02 2017-12-07 Kes Systems, Inc. System and methods for semiconductor burn-in test
CN106847719B (zh) * 2016-11-28 2019-08-13 西安科锐盛创新科技有限公司 应用于测试的裸芯片结构及其制造方法
CN211014349U (zh) * 2019-09-28 2020-07-14 无锡美偌科微电子有限公司 一种用于集成电路的测试装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2879196Y (zh) * 2006-02-22 2007-03-14 威盛电子股份有限公司 芯片测试模块
CN201967246U (zh) * 2010-12-31 2011-09-07 博嘉圣（福州）微电子科技有限公司 适用于半导体测试刀片针的pcb板
CN208158980U (zh) * 2018-05-09 2018-11-27 中国电子科技集团公司第二十研究所 一种用于裸芯片测试的贴边双台阶凹槽pcb板结构
CN210775740U (zh) * 2019-08-02 2020-06-16 苏州浪潮智能科技有限公司 一种电路板测试用组合构件
CN111273152A (zh) * 2020-01-19 2020-06-12 上海华虹宏力半导体制造有限公司 用于动态抓点的芯片失效分析的方法

Also Published As

Publication number Publication date
CN112185926A (zh) 2021-01-05

Similar Documents

Publication Publication Date Title
KR100765397B1 (ko) 반도체 장치, 반도체 장치의 제조 방법 및 시험 방법
USRE43607E1 (en) Method and apparatus for evaluating a known good die using both wire bond and flip-chip interconnects
KR101869044B1 (ko) 스크럽 현상이 저감된 수직형 프로브 카드용 니들유닛 및 이를 이용한 프로브 카드
US5657394A (en) Integrated circuit probe card inspection system
US5123850A (en) Non-destructive burn-in test socket for integrated circuit die
KR100470970B1 (ko) 반도체 검사장치용 프로브카드의 니들고정장치 및 방법
US6373143B1 (en) Integrated circuit having wirebond pads suitable for probing
KR100681772B1 (ko) 반도체 시험 방법 및 반도체 시험 장치
TW200822263A (en) Test method for yielding a known good die
US20210102974A1 (en) Hybrid probe card for testing component mounted wafer
KR19990024826A (ko) 반도체 장치를 테스트하기 위한 프로브 카드
US20070035318A1 (en) Donut-type parallel probe card and method of testing semiconductor wafer using same
KR960011257B1 (ko) 번인 소켓 및 이를 사용한 번인 테스트 방법
CN112185926B (zh) 芯片焊盘引出装置及方法
CN109031102A (zh) 一种芯片测试装置
KR101227547B1 (ko) 프로브 카드
US6864697B1 (en) Flip-over alignment station for probe needle adjustment
CN209044015U (zh) 一种高精准芯片设计分析设备
US6433565B1 (en) Test fixture for flip chip ball grid array circuits
CN113643998A (zh) 一种半导体封装测试系统及方法
US6942497B2 (en) Socket assembly for test of integrated circuit, and its integrated circuit and tester
CN213813688U (zh) 一种用于微光显微镜的测试夹具
US9933479B2 (en) Multi-die interface for semiconductor testing and method of manufacturing same
EP0401848A2 (en) Tape carrier and test method therefor
JP3365879B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant